论文部分内容阅读
随着半导体技术的不断发展,人们对器件可靠性方面的研究也越来越深入,静电放电对器件的危害得到了更多的重视。随着对器件抗静电能力要求的提高,一些符合原来标准要求的器件也需要提升其抗静电能力。在此背景下,对以下内容进行了分析和研究:1、对现有的一款JFET器件结构和实现流程进行了分析,并在TCAD软件环境下编写器件的仿真程序,建立了器件结构及杂质分布;2、对器件进行了基本参数仿真,在对比仿真结果与实际参数差别的基础上,通过TCAD软件仿真对现有器件的ESD能力进行了评估与分析,仿真结果表明:器件的ESD能力大于4KV;3、对ESD失效的器件样品进行了分析,分别提出了器件接触孔版图的优化设计,增加镇流电阻使ESD电流分布更加均匀;对器件金属层版图设计规则进行调整,增大器件的源、漏金属间距,提高器件两极间的ESD电压的承受能力;对器件的场氧化层工艺进行调整,增加源、漏两极压焊点下的介质层厚度,使器件在经过粘接压焊工艺后的抗ESD击穿能力得到提高。最后实现了器件的ESD能力达到4KV以上;4、对器件的ESD测试方法进行了对比分析,针对器件成品ESD测试在时间以及成本上的不足,提出了一种在硅片上对器件进行ESD能力进行评估的简易的晶圆级测试方法,并证明了这种测试方法在器件的研制阶段可对各方案的ESD能力进行有效的评估。