随着工业4.0时代的到来,嵌入式微控制器在工业自动化发展中发挥着越来越重要的作用。现代化应用场景对芯片性能的需求逐渐提高,相比单核处理器芯片,嵌入式多核So C能够带来几乎成倍的性能提升。同时,芯片也持续向小型化、轻量化和低功耗等特性发展,使得单个器件的敏感性增加,出错概率提高,给芯片的可靠性带来严峻的挑战。嵌入式多核So C如何在不同的计算或控制应用中充分发挥硬件资源优势是值得探究的问题。嵌入式多核So C多场景应用中往往面向执行计算类或精准控制类的任务,对处理器的负载要求不一,因此对性能和可靠性的需求不尽相同。对于可靠性的需求,传统的处理器容错方法或实时性差,或资源消耗过大,性能开销大。对于多核芯片资源利用率问题,常用的硬件容错处理器设计往往消耗大量冗余资源仅满足可靠性需求且面向的应用场景单一。本文在现有研究基础上,对多核处理器容错和多场景应用方面进行了探索。对于可靠性问题,本文通过调研和分析处理器容错方法,提出了一种最大支持三模冗余的处理器容错架构。它通过多数投票表决机制完成故障屏蔽,支持失步监测与再同步功能,能够在高可靠性应用中发挥其容错优势。对于多场景应用方面,为提高处理器冗余方式的灵活度和可配置性,本文探究了多模式可配置的处理器实现方法。容错系统可配置成三种模式:性能模式下,三个处理器拥有独立的对外输入输出信号,系统等价为三核系统;常规模式下,两个处理器组成双模锁步容错处理器,另一个处理器独立工作,So C系统等价为双核系统;可靠模式下,三个处理器组成三模冗余,容错能力最强。除静态配置模式外,系统还实现了动态切换功能。为了有效验证系统的容错功能,本文在调研了软错误故障模型的基础上,提出一种随机故障生成器。利用随机故障注入方法,在仿真和FPGA平台对系统容错功能和计算性能进行了测试和验证。实验结果表明本文提出的故障生成器能够有效产生软错误。仿真测试和FPGA实现结果显示多核系统在面积消耗、容错性能和计算性能上有较好的表现,其中冗余寄存器资源占用不到25%,常规模式和可靠模式的单Bit容错能力较强,10x10矩阵乘法计算结果显示系统仅在常规模式下性能损耗1.61%。针对多场景应用问题,本文对各模式的静态配置和动态切换功能进行了测试,实验证明系统能在处理器执行任务时顺利完成模式切换与返回,验证了嵌入式多核系统容错和性能最优化方案的可行性。