论文部分内容阅读
近几年来，随着无线通讯技术的飞速发展，对ADC的速度与精度要求也越来越高。Sigma-Delta型ADC通过过采样技术，以时间换取精度，能有效的提高信号带宽内的信噪比，同时，过采样技术降低了传统Nyquist率ADC对元器件匹配精度的要求，缓解了模拟电路的设计难度，是目前中低速、高精度ADC实现的主流技术。而如何在保证精度的情况下，进一步扩展Sigma-Delta型ADC的带宽应用范围，是目前Sigma-Delta型ADC研究领域的一大热点。
本文针对当前Sigma-Delta型ADC技术的飞速发展以及宽带技术的广泛应用，设计了一款精度为14bit，输入信号带宽为2.2MHz，时钟频率为70.4MHz的高速、高精度Sigma-Delta调制器，适用于ADSL，ADSL2+以及无线通讯领域等。论文首先介绍了Sigma-Delta调制器的工作原理和关键技术，通过对零极点优化技术和量化器技术的深入研究，在低失真级联结构的基础上，实现了零点优化和1.5bit量化器技术，在保证精度的基础上简化了电路设计。然后，在理论指导和Simulink建模与仿真的基础上，确定了调制器的总体结构和各电路模块的性能指标。接着，论文着重论述了调制器的各电路模块如带隙基准电路、非交迭时钟产生电路、跨导放大器、开关电容积分器等的工作原理和设计过程。在此基础上，完成了整体Sigma-Delta调制器的电路实现与仿真。
本论文设计的Sigma-Delta调制器为基于零点优化的21.5bit-11.5bit-11.5 bit低失真级联结构，采用ASMC0.35um/3.3V,2P2M工艺，由全差分开关电容电路设计实现。采样时钟为70.4MHz，过采样率为16，通过cadence spectre与Matlab的联合仿真，在输入差分信号幅度为±0.8V（共模电压为1.65V），频率为1.875MHz的正弦信号下，调制器的信噪比为87.1dB，有效位数为14.17bit，达到了原有的设计要求。