模数转换器（Analog-to-Digital Converter，ADC）将模拟信号转换成数字信号，是模拟系统与数字系统接口的关键部件，长期以来一直被广泛应用于雷达、通信、测控、医疗仪表、图像和音频等领域。逐次逼近结构的模数转换器由于具有中等精度和中等速度的特点，满足了片上系统(system on chip，简称SoC)、传感器网络应用、医疗仪器、和工业测量等领域的应用需求。　　 设计了一个电源电压为2.7V，精度为12位，速度为125kS/s的低功耗逐次逼近ADC。电路采用单端满摆幅输入，并具有低功耗模式。　　 研究工作主要分为三个部分：研究设计了一个分段电容式数模转换器(DAC)，高端为4位，低端为8位，共有128个单位电容，减小了芯片面积，降低了动态功耗，而且高4位采用了寄生电容补偿的方法，保证了DAC高位的单调性；分段电容阵列的版图采用共中心的对称布局，以提高电容的匹配精度；对多级结构比较器进行了研究设计。采用了四级级联的结构，对于第一级采用了新型的失调补偿结构，仿真表明，在10MHz的频率下，最低失调电压降低到0.31mV，对于后三级采用开关电容失调补偿结构，整体的架构避免使用前置放大器从而使功耗做到最小；对控制电路进行了研究设计。采用分模块设计方法，使用verilog-HDL描述、自动综合、布局布线生成，能够控制模拟部分完成逐次逼近过程，并可以根据片选信号时间长短控制芯片进入低功耗模式或者工作模式。　　 在完成ADC电路设计仿真的基础上，完成了整个电路的物理版图设计、后仿真及芯片的测试。该逐次逼近ADC采用CSMC0.5μm混合信号CMOS工艺设计制造，芯片面积为1.8mm×2.0mm，测试结果显示其INL指标达到±ILSB以内，DNL指标在绝大多数值上达到+-0.1LSB以内，在125kS/s的速率下，SNDR(信号噪声失真比)达到70.3dB，有效位数达到11.4位，正常模式下的功耗为1.8mW，低功耗模式下的功耗为8.1μW。