在半导体行业中,集成电路(IC)生产的成品率一直是该行业努力提升的方向,成品率的提高能够起到减少生产成本、提高利润、节约资源的重要作用。随着集成电路制造技术的迅速发展、规模的扩大和特征尺寸的逐步减小,导致由制造缺陷引起的成品率损失愈发严重。目前,在IC生产过程中,成品率下降的原因是在版图布线阶段,版图布线关乎产品成品率高低。在版图优化的过程中,如何选择待优化的线网至关重要。将灵敏度作为成品率估计和待优化线网选择的手段,能够很好的解决上述问题,最终达到提升集成电路生产成品率的目的。本文首先提出基于可视矩阵的灵敏度提取算法(VMS)。定义一个二维可视矩阵,用于存储不同线网间可能产生短路的信息和单个线网可能产生开路的信息,依据可视矩阵的信息计算灵敏度,将传统的版图灵敏度计算模型与可视矩阵相结合。VMS是一种加速算法,在现有的灵敏度计算模型的基础上增加VMS算法,能够缩短原模型的计算时间。实验结果证明,该算法不仅能够保持原模型的计算结果,更缩短了计算时间,特别是对于复杂版图。本文提出了带权灵敏度模型(WS)和基于边表示带权灵敏度的版图优化算法(WSOE)。WS是一种计算灵敏度的新模型,能够有效减少大概率出现的缺陷对IC成品率的影响。运用数学形态学的方法计算线网的关键面积,以关键面积的大小与线网大小为依据计算带权灵敏度,并运用VMS算法提高带权灵敏度的计算速度。基于边表示带权灵敏度的版图优化算法是WS的一种应用,是将带权灵敏度模型与数据结构中的图论相结合进行版图优化。该算法运用到图的特点,在一次遍历中可以得到多条待优化线网。WSOE网在选取待优化线网时充分考虑了线网之间的联系性,找出线网间连接最紧密、对版图优化效果最显著的一条路径,路径上包含了多条线网。