存储器,是一种有效存储数据的芯片,它是集成电路产业的关键部分,更是电子设备上必不可少的组成部分。随着便携式电子设备的兴起,例如手机、平板电脑、无线蓝牙耳机等,电子设备上日益增加的功能与迟滞不前的电池技术产生了矛盾,所以在电路设计层面,低功耗技术变得越来越重要,用非易失性存储器替代易失性存储器是一个很好的解决方案,但是现存的主流非易失性存储器如FLASH,读写速度慢,写入功耗大,无法替代SRAM、DRAM等易失性存储器的应用,自旋转移力矩磁随机存储器（STTMRAM）作为新兴的非易失性存储器,有着集成度高,读写速度较快,可擦写次数多,数据保持时间长,抗辐照等优良特性,是最有希望成为下一代通用存储器的代表。然而,STT-MRAM的应用在低功耗电路设计的层面还存在一些问题,虽然其非易失性可以保证其静态功耗几乎为零,然而目前在写入操作时消耗的能耗太大,不足以拉开和SRAM、DRAM等主流存储器的功耗差距。本文针对STT-MRAM写入功耗过大的问题,主要工作内容如下:1)调研了STT-MRAM的国内外研究现状,总结了存储器读写电路设计上存在的两项挑战,介绍了自旋电子学的发展史并重点解释了STT-MRAM应用的核心理论,隧穿磁电阻效应和自旋转移力矩效应。通过对磁隧道结翻转机制的分析以及对STT-MRAM核心存储元件磁隧道结（MTJ）的建模原理的调研,基于TSMC 16nm工艺以及项目需求,利用Verilog-A搭建了可用于电路设计EDA工具Cadence产品仿真的磁隧道结模型,用于本文工作后续电路仿真的同时也为今后还需对STT-MRAM关键电路进行研究的人员提供了建模思路。2)设计了一个具有“实时自终止”功能的STT-MRAM写入电路,常规的写入操作自终止监测模块是由很多数字逻辑门电路组成,面积开销很大的同时延迟也比较高,本文提出了一种利用监测写入支路节点上的电压降而非前后比较的方式进行自终止监测,大大的简化了监测电路的复杂度,同时使用读写电路复用技术,也会减少面积开销。与理论写入驱动电路相比,该“实时自终止”写入电路在25℃,工艺角为TT的条件下,可以节省83.1%写入能耗,仅为0.314p J/bit,可极大降低STT-MRAM电路动态功耗。