伴随着物联网技术以及移动互联网的快速成长,应用芯片对功耗的要求越来越严苛。为达到芯片设计的低功耗要求,逐渐形成了从系统级到标准单元级的全方位低功耗设计方案。作为连接整个IC设计的桥梁,标准单元库不得不面对低功耗问题。本文以SMIC 40nm工艺标准单元库为基础进行低功耗扩展和优化,形成一套应用于低功耗技术的标准单元库。本文首先介绍了CMOS电路的功耗来源以及针对这些功耗来源的常用低功耗解决方案,从而选择多电压技术和时钟门控技术作为本文的低功耗设计目标。为了实现设计目标,本文选择在常规标准单元库中加入三种低功耗标准单元:时钟门控单元(Clock gating)、电平转换单元(Level shift)和隔离单元(Isolation)。在数字电路设计中,时序是设计者最为关心的问题,因此,本文接着对标准单元库中的时序单元——触发器进行低功耗改进。在满足标准单元设计标准的基础上,将时钟门控技术应用在触发器单元的设计上,不需要外部信号干预,通过内部反馈信号控制触发器在冗余时钟跳变的情况下不出现内部节点跳变,从而达到降低功耗的目的。除了在逻辑设计层面的改良,本文还在版图绘制方法上提出了改进,减少了短路电流,进一步降低了功耗。本文在完成标准单元库的低功耗扩展和优化之后,在SMIC 40nm工艺基础上设计了存储器内自建测试电路(MBIST),并基于本文设计的低功耗标准单元库对MBIST电路进行逻辑综合,通过HSIM仿真分析功耗。与SMIC提供的40nm工艺标准单元库综合出的MBIST相比,在相同的时钟频率,测试功能都正确的情况下,功耗有所降低,由此验证了低功耗标准单元库的优势。