论文部分内容阅读
工作于超高频（UHF）的射频接收机,能应用于智能系统包括家庭保安系统、自动化控制系统、汽车门禁系统以及RF ID等领域,有较为广泛的市场前景。由于目前国内尚无此类芯片的报道,国外相关芯片也多采用BiCMOS工艺,因此设计一款符合性能要求的低功耗、低成本、高集成度CMOS UHF接收机有较大的实际意义。本文从通信标准入手,采用系统级的设计方法对UHF接收机系统进行分析、设计与研究。采用ADS,APPCAD以及GENSYS软件进行系统参数、系统链路预算及验证仿真。采用TSMC的0.18um的2P6M RF/Mixed-Signal CMOS工艺进行关键模块电路的设计与仿真以及版图的设计。在充分的文献调研基础上,本文取得了以下成果:1)根据欧洲ETSI-300 220协议以及美国FCC协议PART 15部分要求,采用Okumura模型进行信道分析,提出基于ASK解调方式的低中频接收机结构及其频率方案。对系统进行链路预算与指标分配,并进行系统仿真。2)针对移动设备对低功耗的需求,提出一种系统功耗最小化的指标分配算法。定义VIP3i2/（?）ni2为电路的等效动态范围,通过数学分析得出等效动态范围与功耗之间呈正比关系,并推导出能使得功耗最小化的指标分配公式,应用于本次设计的射频前端。3)设计源级耦合方式共源共栅结构低噪声放大器,仿真结果其噪声系数1.2dB,功率增益16dB,ⅡP3为-9.8dBm。设计有源双平衡吉尔伯特型结构混频器,增加源级反馈电阻以及低通滤波器型负载改善系统线性。仿真结果其转换增益6.5dB,噪声系数12.8dB,ⅡP3为-6dBm。4)采用5级限幅放大结构,设计了带有RSSI电流指示功能的对数放大器,最大增益为80dB,实现ASK解调。5)采用对于输入信号进行预放大的改进结构,设计了具有高灵敏度的峰值检测器;设计折叠共源共栅结构的迟滞比较器,仿真结果其上升时间为2.3us,当Iref在10uA—3mA范围内变化,输出波形的延迟时间在3us—120ns变化。6)对电路进行版图设计,包括系统布局、关键模块设计以及版图验证与参数提取。设计中考虑到电流密度问题,寄生问题,对称性问题,天线效应以及ESD保护等。