论文部分内容阅读
随着电子信息技术的发展,现代电子设备中信号复杂度不断增加,对模数转换器(ADC)的速度和精度要求也越来越高,时间交织ADC(TlADC)系统能够提升模数转换器的速度并保持单片ADC的精度,然而由于各ADC芯片、信号路径和各ADC中采样保持(SHA)电路的不一致性,导致了 TIADC通道间的失调失配、增益失配、采样时间失配、带宽失配等问题,其中采样时间失配和带宽失配会严重影响系统性能,因此精确地估计并校正采样时间失配和带宽失配对提升TIADC系统性能具有非常重要的意义。本文研究和分析了 TIADC系统的基本原理、模型及系统中存在的失配问题,分析了采样时间失配和带宽失配的特点,采取了一种前台校准方法校正TIADC系统中的失配,通过参数提取对正弦拟合进行改进,达到分离和估算采样时间失配和带宽失配的目的,并在数字域完成了 TIADC系统的校正。本文首先对TIADC系统注入低频测试信号,使用正弦拟合对输出数据拟合,根据正弦拟合与TIADC系统中各失配的映射关系,得到相应通道的失调失配值和增益失配值;然后对TIADC系统注入高频测试信号,使用正弦拟合估算参数,通过对子ADC中的SHA电路进行一阶低通近似并对相位参数进行提取,分离得到采样时间失配值和带宽失配值;最后使用加法器和乘法器对失调失配和增益失配进行校正、调整输入时钟延时校正采样时间失配、改变基于Farrow结构的分数延时滤波器中的相位失配值校正带宽失配,从而实现了带宽失配的实时校正。根据分离后的失配值分别校正采样时间失配和带宽失配,实现了失配的精确估计,以此为基础对失配进行校正,最终改善了 TIADC系统的性能。本文采用四片AD9648实现了四通道14bit 400MSPS TIADC系统,通过对校正前后的TIADC系统进行动态参数测试、分析与比较,最终的测试结果表明校正后的TIADC系统性能比校正前的性能大幅提高,在输入频率为147.9004MHz时,SNR达到了 62.2819dB,SFDR达到了 70.0832dB。