论文部分内容阅读
电能以其便于传输、转化、无污染等特性在人类社会的发展中占有举足轻重的地位。而电能并不能被直接使用而是需要通过半导体功率器件进行电能的转换。其中功率MOS器件因具备输入阻抗较高、易于驱动、高开关频率、可集成度高等优点而得以广泛应用。然而,功率MOS器件的击穿电压(Brokendown Voltage,BV)与比导通电阻(SpecificOn-Resistance,Ron,sp)均受制于漂移区长度与浓度,因此两者之间存在不可避免的矛盾关系“硅极限”(RRon,sp∝BV2.5)。为解决这一矛盾,超结结构被提了出来。其打破了硅极限,更是将比导通电阻与耐压之间的关系降低到了 1.32次方,称之为“功率MOS器件里程碑”。超结结构应用在横向MOS器件中时受到衬底辅助耗尽效应(Substrate assisted depletion effect,SAD)的影响从而使器件的耐压急剧降低。为消除SAD效应,本文基于等效衬底模型理论,从优化电荷补偿层(Charge Compensation Layer,CCL)的的角度出发,分别针对体硅和SOI衬底提出了两种新型的器件结构。利用仿真软件对两种器件结构进行设计优化和电学特性的仿真分析。(1)基于体硅衬底提出分段P埋层(Segmented Buried P-layer,SBP)SJ LDMOS器件结构。SBP SJ LDMOS器件结构在漂移区和衬底之间引入分段P埋层,该结构从源到漏长度渐变的埋层可以起到优化漂移区内的电荷分布的作用,在源端减少漂移区对于超结层的电荷补偿而在漏极一侧增加对超结层的电荷补偿,以达到实现超结层电荷平衡的目的。在漂移区长度为35.5μm的条件下和常规表面SJ LDMOS结构相比SBP SJ LDMOS器件耐压达到了 680.5V增加了41.7%。另P埋层可以起到辅助耗尽漂移区的作用,增加漂移区的掺杂浓度,从而降低器件的比导通电阻。在栅极电压为15V的情况下器件的比导通电阻为42.8mΩ cm2降低了 20.5%,功率优值达到了 10.8MW·cm-2增加了 152.8%。最后,针对SBP SJ LDMOS进行工艺制备方案的设计与版图的设计。(2)基于SOI衬底提出了阶梯埋氧层(Steps Buried OXide,SBOX)SJ LDMOS。该器件结构的特点将SOI SJ LDMOS中的长方形埋氧层设计为了阶梯状的埋氧层。阶梯埋氧层将漂移区按照深度划分为三个区域并按照从源到漏逐渐增加,优化了漂移区内电荷分布,较好的屏蔽了 SAD效应,从而使得超结层实现了电荷平衡增加了器件的横向耐压。另外阶梯状的埋氧层也起到了固定空穴的作用使得埋层上界面空穴浓度得以增加,从而使得埋层电场得以增加,提高器件的纵向耐压,实现耐压与比导通电阻的折衷。在漂移区长度为14μm的条件下和常规SOI SJ LDMOS结构相比,SBOX SJ LDMOS器件耐压由207.1 V增加到296.9V,功率优值由4.5MW.C mm-2增加到9.9MW.cm-2。最后,根据SBOXSJ LDMOS器件的结构特点进行工艺流程与版图的设计。