本文在数字调谐器产业化项目基础上，给出了应用于宽带的锁相环中低抖动和低杂散鉴频鉴相器和电荷泵的设计，同时分析其对于锁相环路的影响，从而在环路基础上对鉴频鉴相器和电荷泵设计进行指导。 从鉴频鉴相器(PFDCP)的结构发展及工作原理出发，分析了有关PFDCP各种不同结构电路的优缺点及原理上的差异，主要讨论了PFDCP对于环路的影响，给出了一系列影响环路的模型，从电流失配模型到环路杂散模型，从环路的噪声模型到具体的PFDCP的噪声模型，这些模型也很好的说明了一个低噪声、低杂散的PFDCP的设计要点。同时，结合PLL环路对于PFDCP的性能要求，设计了这一低噪声、低抖动PFDCP的电路，阐述了电路结构和各种晶体管的尺寸参数，给出了一种基于SCL结构的高精度全差分型PFD和基于普通型电荷泵电路的带有大摆幅电流镜的全差分型电荷泵。结合本电路设计给出了一些模拟电路版图的布局方式等的设计要点，特别是晶体管的对称性设计是关乎到如何减小CP电流失配的关键因素之一。 最后，给出了基于Chartered 0.25μmRFCMOS工艺库的仿真及实际芯片的测试，验证了给出的各种模型。实际的测试结果表明，其电流失配小于0.6％，基频偏移的杂散小于-75dBc，电流噪声也小于-140Rad<2>/Hz，所以，设计是完全符合PLL环路对于PFDCP的低噪声、低杂散设计性能要求的。