论文部分内容阅读
SerDes （Serializer/Deserializer）接口电路作为电子领域最为常见的电路之一，在现代通信中起着关键的作用。随着信号处理复杂度的不断提高、通信技术的发展和对更高数据传输率的需要，高速接口电路的设计和发展有着前所未有的机遇。随着IC工艺的不断推进，特别是进入到了纳米（nm）级以后，晶体管反应速度越来越快，也为高速接口芯片的发展提供了可能。然而，工艺的进步对技术的更新也有了新的要求，更低的工作电压，更高的速度，都给设计者带来了新的挑战。SerDes收发器电路的设计中有很多的难点，功耗、串扰、速度、波形失真等等都是常见的问题。在设计高速SerDes电路前要充分研究信号完整性与传输线路理论，SerDes收发器由于其高速的原因受传输线等非理想因素的影响较其他IC电路更大。采取合理的策略与技术在高速SerDes电路的设计中十分重要。本文设计了一个多速率的SerDes发送模块，采用1.2V、3.3V双电源电压设计，该模块可以支持1Gbps、500Mbps、125Mbps的速率，并且能够满足IEEE1394B协议规定的发送信号电平标准。本次设计在充分考虑了高速信号完整性与传输线影响的前提下，采用了一种低压的混合型并串转换结构。仿真显示，该结构在1Gbps速率下，串化器功耗仅为4.4mW。通过时序分析，设计采用了逐级衍生的时钟树结构来避免时钟与数据间的时序问题。在偏置电路上，本次设计采用了低失配的Magic Battery电流镜结构。驱动电路方面，设计采用带共模稳定电路的LVDS驱动器，并通过电流模式实现De-emphasis功能。在整个电路的实现中，在考虑速度、功耗的前提下，设计灵活运用传统CMOS逻辑与CML单元。仿真结果显示本次设计能够完成并串转换功能，在各个速率模式下能够得到较好的输出波形。在最快速率的1Gbps模式下，输出波形眼图的睁开的幅度有542mV，而抖动（jitter）只有11ps，优于IEEE1394B协议规定的电平标准。设计采用SMIC0.13μm工艺，发送模块的面积为0.67*0.2mm2，1Gbps速率下误码率低于10-5，动态功耗为93.5mW。