本文设计和开发了一个满足高速，低功耗等高性能的8位MCU内核，针对MCU内核用在图像处理系统中的特点，本文还设计了一个通用独立的MAC软核以增强MCU处理数据能力，本文以MCU和MAC为载体，对IP的设计作一个探索研究。 本文对51单片机指令系统进行了分析，提出了2时钟/机器周期指令体系结构的MV8051MCU。同时采用硬布线逻辑控制器、改进的单总线结构总线系统和双端口SRAM实现内部数据存储器的读写、全组合逻辑电路的并行执行结构ALU、独立的乘法除法运算模块、14个中断源的中断逻辑系统来实现MV8051。 本文采用自顶向下的数字电路设计方法。用VerilogHDL硬件描述语言编写原代码。在实现过程中进行了充分的验证，包括功能仿真，门级仿真和基于FPGA的验证。 本文提出的设计思想，设计方法，运用的工具手段都围绕着IP核的可重用性，通用性、可移植性及绝对正确四个基本特征展开，这对于以IP核的设计及复用为基础的超大规模集成电路的设计研究，具有实际的参考价值和实际意义。本课题属于基金项目，得到上海市科委基础研究项目(02DJI4034)、上海市科委技术攻关项目(025911323)的资助。