随着半导体工艺尺寸的不断缩小,以手机、平板电脑为代表的便携式移动电子设备的系统复杂度和工作频率逐步增加,电路系统的功耗也随之显著增加。而过高的功耗导致芯片的温度急剧上升,不但会影响电路的性能和鲁棒性,还会增加芯片的封装、散热成本。触发器作为基本的同步逻辑单元,被广泛应用于数字电路的时钟系统中,是数字系统中能耗最多的电路之一。因此,降低触发器功耗对提高数字系统的能效具有重要意义。为了满足便携式电子设备对性能的要求,同时有效降低触发器的功耗,本文主要研究低功耗主从式单相时钟触发器。首先,本文回顾了近期文献提出的低功耗触发器设计方法,并系统分析了已发表的触发器存在的关于性能、功耗、鲁棒性的问题。针对上述问题,本文基于单向时钟设计方法,提出了条件充电技术、逻辑重组技术和拓扑压缩技术,并采用上述技术设计了3种新型触发器,分别为单相时钟无冗余翻转触发器(SRFF)、高能效单相时钟无冗余翻转触发器(ESRFF)和全静态时钟驱动晶体管压缩触发器(SC~2FF)。SRFF利用条件充电技术,消除了触发器内部节点的冗余翻转,进而降低了触发器的动态功耗。ESRFF在SRFF的基础上将逻辑等效的晶体管进行压缩,并将条件充电电路与主级锁存器逻辑重组,提高了触发器的能效。同时,全静态的SC~2FF采用拓扑压缩技术将时钟信号驱动的晶体管进行归并,大幅降低了时钟负载,因此进一步提高触发器的能效。本文设计的3种新型触发器相对于已发表的触发器在能效方面具有明显的优势。我们对已发表的低功耗触发器和本文设计的3种触发器做了全面的仿真分析,基于TSMC 40nm工艺的仿真结果显示,在提供相似的输入至输出延时的前提下,当数据开关因子为典型值20%时,本文设计的第一种新型触发器SRFF相对于已发表的触发器,其动态功耗最多降低了27.87%;本文设计的第二种新型触发器ESRFF借助于逻辑重组和拓扑压缩技术,比SRFF进一步降低了22.89%的动态功耗;而文中所设计的第三种新型触发器SC~2FF,与已发表的低功耗触发器以及SRFF、ESRFF相比,其动态功耗及静态功耗分别最多降低了51.00%和56.14%。