静电和静电放电(Electrostatic Discharge,ESD)是自然界中普遍存在的一种现象。随着半导体制造工艺尺寸的不断缩小和集成电路规模的不断增大,静电放电造成的电子产品失效和良率降低问题日渐显著,因此,静电放电也受到越来越多的行业关注。为降低ESD带来的损失,集成电路的ESD保护设计成为芯片设计过程中必不可少的工作内容。虽然随着工艺尺寸缩小,芯片工作电压降低,但远远比不上氧化层、源漏极击穿电压下降的速度,导致ESD保护设计窗口被严重压缩,ESD设计面临的挑战越来越大。因此,探究具有低触发电压、低导通电阻、高鲁棒性的ESD保护器件对于构建小尺寸工艺下的全芯片ESD保护方案具有重要意义。作为单位面积下鲁棒性最高的ESD保护器件,可控硅整流器(Silicon Controlled Rectifier,SCR)拥有回滞深、导通电阻低、保护能力强的优点,其缺点是维持电压低、触发电压高。但在低电压工作环境下,SCR的低维持电压问题得到缓解。基于该点,本文的主要研究方向是不同等级工作电压的低触发电压SCR器件,从器件结构、版图优化、双向ESD保护通路构建、高温稳定性以及辅助触发可靠性等几个方面着手,提出了新型的低触发电压SCR器件结构。本文主要研究内容总结如下:(1)通过对直连二极管触发的SCR器件(Direct-Connected SCR,DCSCR)与传统SCR器件结构、版图布局的对比研究,指出DCSCR存在版图面积较大、金属有效宽度减少、缺乏反向ESD保护通路等问题。针对前两个问题,提出了一种嵌入式电阻触发的低压SCR结构,将原本DCSCR中隔离用的深N阱作为两个触发二极管之间的连接电阻,在维持触发方式不变的基础上,优化了器件版图布局和金属连线,节省了约10%的版图面积。针对DCSCR缺乏反向通路的问题,提出了一种双向低触发电压的SCR器件结构,保留了由两个直连二极管构成的低压触发通路,且具有双向ESD保护能力,适用于ESD全芯片保护方案中具有双向电压输入/输出的端口保护。(2)对触发电压可调的二极管串触发的SCR(Diode-Triggered SCR,DTSCR)触发机理进行研究,提出了带有后端制程所产生的寄生电阻(包括接触孔、金属连线、通孔等)的触发模型。在此基础上,提出了一种高温稳定的DTSCR(ThermalStable DTSCR,TSDTSCR)结构。该结构利用具有正温度系数的寄生电阻在高温下阻值上升、压降上升的特性,以补偿二极管正向导通电压下降而引起的触发电压下降行为。实验结果显示,TSDTSCR可将触发电压的下降率从27.18%降低到13.49%。通过减少外接二极管串上的金属接触继续提高寄生电阻的大小,改进型TSDTSCR再次将触发电压的下降率降低到5.61%,可有效避免误触发的发生。除了触发电压更稳定之外,新型TSDTSCR结构的维持电压在高温下同样更加稳定,甚至出现了上升的趋势,更有效地预防了闩锁效应的发生。(3)通过实际版图和实测结果指出电流辅助触发的DTSCR器件存在的问题:二极管串版图面积过大,且有无法正常触发的风险。为节省版图面积、提高器件触发的可靠性,提出了一种电压辅助触发的SCR结构——在主SCR中嵌入一个NMOS(N-channel Metal Oxide Semiconductor),利用外部NMOS串的导通给内嵌NMOS施加栅压以开启内嵌NMOS,进而触发主SCR。该结构将辅助触发的NMOS串的版图面积缩减到二极管串版图面积的31.10%,极大地节约了生产成本。同时,NMOS的精确阈值电压控制也消除了电流触发器件无法顺利触发SCR的风险。(4)提出了一种ESD鲁棒性优化的GGNMOS(Gate-Grounded NMOS)结构,并通过仿真及实验研究了器件的ESD性能。该结构利用BCD工艺中固有的P-Base层,在不增加器件面积、工艺层次及生产成本的基础上,有效地缓解了轻掺杂漏工艺引起的电流集聚效应,将传统GGNMOS的保护能力提高了15.38%。