随着CMOS工艺特征尺寸的减小,集成电路制造过程中工艺波动导致实际输出结果和目标值有较大偏离,从而影响芯片成品率,增加重复制版成本。因此工艺偏差引起的可制造性问题(Design For Manufacturability, DFM)已成为集成电路设计和制造的重大挑战之一。本文首先探讨了集成电路成品率下降的主要成因——工艺偏差中的随机掺杂波动(Random Dopant Fluctuation, RDF),从理论上分析了RDF引起阈值电压和电流增益因子偏差,进而导致电流失配的机理。其次在详细研究了现有的失配模型理论的基础上,确定适用于本文华润上华(CSMC) 0.5μm工艺的失配模型。基准电压源作为数模混合的LED驱动芯片的主要模块,其性能是影响整个芯片系统的重要因素。本文基于对常见基准源的工作原理和结构的比较分析,提出适用于LED驱动芯片且兼容于标准CMOS工艺的电路拓扑,并引入相应的失配模型,分别从器件参数、电路结构、版图布局三方面进行工艺偏差优化。最后通过HSPICE仿真及芯片流片实测来验证此设计的有效性：基于华润上华(CSMC) 0.5μm工艺,HSPICE软件仿真显示基准源输出电压为1.23254V,偏差小于5mV；流片测试结果表明应用此设计的三通道LED驱动控制芯片成品率达到96.8%,满足输出电流为18+0.5mA的芯片占99.6%以上。