快速傅立叶变换(FFT)作为时域和频域转换的基本运算,是数字谱分析的必要前提。传统的FFT使用软件或DSP实现,高速处理时实时性较难满足,因此专用集成电路(ASIC)和可编程逻辑器件(以现场可编程门阵列FPGA为代表)应运而生。速度上ASIC更占优势,但是随着点数的增加,芯片面积将迅速扩大,也就意味着成本的提高。而FPGA内部含有硬件乘法器,大量的存储单元和可编程I/O,十分适合于FFT处理器的实现,而且相对ASIC,成本低廉,可以反复编程,便于调试,也更具市场竞争力。本文提出了1024点FFT处理器在FPGA中的设计与实现方法。(1)该方法采用了按时间抽取(DIT)基-4算法和5级流水线结构,并对核心单元蝶形处理器和流水线结构进行改进设计,使其在节约了大约75%的硬件面积的同时还大大提高了运算的速度,从而达到系统高速实时的要求。(2)设计内置双端口RAM存储数据,控制简单,而且速度很快;用ROM存储旋转因子,并采用查找表的方式取数,节省时间。(3)为了避免数据溢出,采用块浮点结构来表示数据,这是对定点和浮点数一种很好的折中,节省了大量器件资源。(4)最后通过Matlab仿真结果对硬件实现FFT算法进行验证,以证明本文所提出的方法的正确性。试验结果表明,该方法在保证运算精度和实现复杂度的同时,提高了处理器的数据时钟频率和处理速度,达到了预期的目标。