RSA算法是广泛应用的密码技术,在各种安全或认证领域,如web服务器和浏览器信息安全、Email的安全和认证、对远程登录的安全保证和各种电子信用卡系统,起着安全核心的作用。而用微电子技术将加密算法转换成硬件实现的ASIC芯片,不仅加解密速度快,而且抗物理攻击能力强,所以研究如何用硬件快速实现RSA有着重要的现实意义。本论文基于此目的,完成了32位、64位、128位、256位、512位、1024位的RSA模幂乘运算IP核的算法级行为级的设计。同时还介绍了RSA密码芯片的SOC体系结构,并全面系统介绍RSA VLSI实现算法设计的原理,为 RSA IP核的更进一步设计打下了更深入的理论基础。对每一个RSA IP核都用VHDL语言编写了相应的 testbench代码,并在modelsim5.6环境中进行严格的仿真,测试和验证核的正确性和效率。每一个核的加密仿真结果都与数学软件计算结果吻合。其中,1024位RSA IP核在100MHz的时钟频率下加解密速度为100次/秒。