随着 VLSI技术的发展和数字信号处理需求的增长，大规模数据处理已成为未来处理器的发展趋势。为了满足这类应用对处理器计算性能不断提升的需求，一些新型的体系结构逐渐被提出，本课题所属的项目——高性能数字信号处理器就是其中的一种。　　本项目的处理器采用了分簇式的运算阵列，每个运算簇内有多个基本运算模块，采用VLIW的形式进行控制，簇间通过SIMD或独立工作的方式实现数据级的并行，通过处理器内大量的运算单元实现高性能的计算能力，但同时片上存储系统带宽的不匹配成为了高性能处理器的很大瓶颈。所以本课题采用了分布式的片上存储系统，通过将整个片上存储系统分块并交错映射，实现了对数据级并行处理的支持，能拥有较大的访存带宽。　　本课题借鉴了常用片上通信机制，提出在各存储体内部增加簇内外访存站，通过簇间请求、数据通信总线，实现不同存储体间的数据互相访问。本设计在支持各运算簇并行独立访问的同时，可以实现对其他簇存储空间的访问，实现各簇任务级并行时的数据存取。　　最后本课题对矩阵乘法、FIR滤波、傅里叶变换和CSA进行了映射和仿真，结果表明，对于不同应用，性能提升可以达到20％-40%不等。