论文部分内容阅读
碳化硅（SiC）金属-氧化物-场效应晶体管（MOSFET）是当前主流的功率半导体器件之一,目前仍面临高电场下栅介质层的漏电流及可靠性问题。本文通过使用高介电常数的Y2O3材料替代传统的SiO2栅介质,用来增大栅介质层的厚度,从而减小施加在栅介质层上的电场强度。然而Y2O3与SiC之间带偏较小,这会导致严重的漏电流问题,违背使用高k材料的初衷。针对这一问题文中通过引入SiO2过渡层来增大与SiC的带偏。本文通过研究不同厚度的SiO2对Y2O3/SiO2/SiC堆栈栅介质MOS电容特性的影响,选择合适的SiO2过渡层。实验样品采用热氧化工艺在P型4H-SiC外延层上生长SiO2,由椭偏仪测试得到三种氧化的SiO2厚度分别约为2 nm、3.5 nm和5 nm。采用射频磁控溅射方法在SiO2上淀积约9 nm的Y2O3,最后淀积金属电极制成MOS电容。对淀积的Y2O3薄膜进行原子力显微镜（AFM）测试,结果表明使用射频磁控溅射淀积的薄膜表面均匀,有效避免局部形成大电场造成漏电流的问题。通过对Y2O3薄膜进行高温退火研究,得出经400℃高温退火的Y2O3薄膜具有最佳的材料和漏电流特性。X射线光电子谱（XPS）对淀积后退火的Y2O3薄膜分析得出,采用射频磁控溅射淀积的Y2O3薄膜在经400℃退火可以得到高纯度、高质量的Y2O3薄膜。对Y2O3/SiO2/SiC结构进行XPS分析,得到Y2O3与SiO2会由于薄膜在高温环境下相互扩散反应,由于扩散深度有限,对于5 nm的Si O2过渡层,并未完全反应,还存在一部分SiO2层。对得到的XPS数据使用拟合的方法得到栅介质的禁带宽度和价带带偏的信息,结果显示过渡层的禁带宽度和价带带偏随着过渡层的厚度增加而增加,通过计算得到不同样品的能带信息,并绘制了对应样品的能带图。对制备的MOS电容结构进行电学特性测试,通过汞探针C-V测试得到外延层的掺杂浓度为1.55?1015cm3-。为避免测试过程中寄生电阻的影响,对测试数据进行修正,修正后的C-V结果表明,不同样品都具有较小的氧化层陷阱,引入SiO2过渡层后栅介质层的固定氧化层电荷和界面陷阱密度均减小。I-V结果发现引入SiO2过渡层明显减小了漏电流,增大了击穿电场。对比了不同SiO2厚度的Y2O3/SiO2介质对MOS电容界面特性及漏电流特性的影响,发现栅介质的击穿是SiO2的击穿,且击穿电场的大小与SiO2的厚度呈正相关。对此结果进行了漏电机制分析发现,漏电机制的主导顺序为空间电荷限制导电机制,肖特基发射,P-F发射和F-N遂穿,漏电流在空间电荷限制导电机制下会维持在一个小的漏电流数量级,一旦发射机制的介入,漏电流就会急剧增大。其中较薄的SiO2过渡层在低电场下就会因为发射机制导致击穿,SiO2越厚发生肖特基发射所需的电场越大,因为SiO2越厚,得到的价带带偏越大,能有效阻挡空穴的发射,此外,大的价带带偏还可以使漏电流在发射机制主导下增势变缓。对于5 nm的SiO2过渡层击穿电场高达7.2 MV/cm,且在击穿之前,样品的漏电流维持在10-7的数量级,由于5 nm的SiO2过渡层具有大的价带带偏,使样品在高电场下空穴的发射机率减小,漏电流增势变小,栅介质最终的击穿是在F-N遂穿机制主导下发生。