为了保证集成电路产品的质量，集成电路测试始终占据着无可动摇的重要地位。随着半导体制造工艺的发展，集成电路已经进入了系统芯片(SoC)时代，芯片的设计技术越来越先进，芯片上可以集成的元件密度越来越高，集成电路的功能也越来越复杂，由此芯片测试的复杂度和成本都越来越高。因此测试成本问题越来越突出，降低测试成本实现低价格测试成为集成电路测试领域中的一个重要研究方向。本文的目的就是研究测试成本的构成、成因、降低测试成本的方法和途径，以利于实现低价格测试。 本文主要做以下几个方面的工作： 第一，分析讨论集成电路测试的复杂性。其中包括集成电路技术发展现状、SoC的设计问题、SoC测试问题的研究现状及面临的挑战这三部分。 第二，分析讨论集成电路测试成本的构成。要想实现低价格测试，首先要对测试的成本构成从多个角度做出全面的、合理的、详细的经济学分析，在此基础上形成一个合适的测试成本价格构成模型，基于此模型和各种测试方法以及测试策略的特点，针对具体的测试项目选取合适的测试方法和测试策略，以便使测试成本最小化，从而实现低价格测试。 第三，主要从设计和测试的相关性、DFT和ATE、测试程序开发和执行过程这三个大的方面和设计方法论、测试方法论、资本成本、用低技术方法来测试复杂的技术等十几个具体方向分析讨论了降低测试成本的方法和途径。 第四，本文研究利用遗传算法优化测试访问机制来降低成本。嵌入式核的测试通路问题是系统芯片设计和测试的重要问题，减少测试访问机制的测试时间从而减少总的测试时间对于测试成本至关重要。本文分析讨论了遗传算法的概念和实现方法，在此基础上利用遗传算法对测试访问机制进行优化。实验结果证明能够达到预期目的，利用GA对TAM进行优化能取得比整数线性规划(ILP)更好的优化效果，能够优化测试访问机制，减少测试时间，从而降低测试成本。