OBC(On Board Computer)是航天器电子系统的核心。随着信息技术、电子技术、航天技术的发展,航天器对OBC性能的要求不断提高。基于FPGA(Field Programmable Gate Array)的OBC设计由于性能和灵活性上的优势逐渐成为航天电子的研究热点。本论文对OBC的性能和通用性两个方面进行研究,提出了一种新型的基于FPGA可重构技术的OBC——时变计算机。时变计算机具有高能力密度,高通用性,系统在轨可恢复性强的特点,能够通过多种方式实现,并能够适应多种航天器(包括火箭和小卫星)的需求。由于FPGA的可编程性,结合总线型结构的电气系统拓扑结构,时变计算机应用于不同的航天器时,只需对FPGA内部逻辑根据需求进行重新设计,而硬件电路部分可以保持相对的稳定,因而具有很强的通用性。本文作了以下几方面研究:首先研究了时变计算机硬件电路的设计。根据航天器对OBC的需求、FPGA的特点以及采用总线型的电气系统拓扑结构,设计了时变计算机的硬件电路。时变计算机的硬件电路包括三个单元:处理器单元、配置单元和射频单元。其中处理器单元和配置单元是设计的核心。然后研究了在时变计算机中控制算法的实现。研究了时变计算机中实现了控制算法的三种方式:基于软核的实现方式;基于HDL的实现方式;基于软硬件协调设计的实现方式。对三种实现方式进行了对比,并给出了就软核和基于软硬件协同设计的控制算法具体实现。在软硬件协同设计中,研究了采用CORDIC算法进行单精度浮点正余弦计算,并采用可综合的Verilog进行实现,作为系统的硬件加速。最后通过实验对时变计算机原理样机进行性能验证。测试了时变计算机的重构时变,搭建了基于的SPACE闭合回路仿真系统和单轴台半实物仿真系统对时变计算机的系统进行了验证。实验表明时变计算机的重构时间小于1秒,能够完成主动段20ms的控制周期,在轨段50ms的控制周期,优于传统的OBC。