论文部分内容阅读
H.264采用基于块的DCT整数变换、量化和运动补偿等技术来实现视频数据的压缩,而基于块的视频编码技术将不可避免的引入块效应,造成图像质量的损伤,特别是在低码率条件下图像质量下降尤其明显。为了提高编码效率和图像的主观质量,H.264中引入去方块效应滤波模块。去方块效应滤波器是H.264标准中的一个重要选项,起着重要的作用。本文主要研究此模块的硬件设计与实现。本文首先分析了视频编码技术和FPGA技术的发展,详细介绍了H.264去方块效应滤波器的工作原理,这是本文研究的理论基础。进而在不改变滤波结果的前提下提出了对此模块的设计优化思路:对滤波中间数据进行缓存,减少对外部存储器的访问次数和数据总线的占用,加快滤波速度;在对4x4子块间相关性进行研究和分析的基础上,采用了便于硬件实现的滤波顺序;设计了数据的输入输出方式,数据的输入顺序更符合改进的滤波顺序,能够减少中间数据的存储,数据的输出采用9种模式,有利于完成滤波的数据尽快输出;结合改进的滤波顺序和输入输出设计提出一种并行计算结构,加快了滤波速度。基于上述设计思路给出了H.264去方块效应滤波器模块的整体结构设计,详细讨论了内部功能模块的划分,对硬件结构进行优化和改进并使用Verilog硬件描述语言对其进行了实现。最后,利用Modelsim以及PLI技术对整个模块和各个功能模块进行了仿真验证;以去方块效应滤波器模块的软件实现为基准,验证了系统在逻辑上的正确性。在Virtex5系列的XC5VLX330T硬件平台上利用ISE的XST综合工具对系统进行了综合验证,仿真结果表明,占用了约7%的Registers,13%的LUT。工作频率可达104MHz,一个完整宏块滤波过程占用136个时钟周期,与已有的设计相比在滤波速度上优势较为明显。