随着科技水平的不断提高,模数转换器(Analog-to-Digital Converter,ADC)在当代信息处理系统中得到越来越广泛的应用,但在高速信号领域仍无法满足人们对精度和采样速率的要求。时间交织模数转换器(Time-Interleaved ADC,TIADC)通过交替采样的方式,在维持子ADC的转换精度基本不变的情况下成倍提升了ADC的转换速率。然而,通道间的各种失配却严重影响了采样系统的性能,在采样速率较高时通道间的带宽失配误差对性能的影响较为严重。因此本文主要研究对TIADC带宽失配的校准算法。本文采用基于自相关的自适应滤波算法校正TIADC系统中的带宽失配。针对最小均方(Least Mean Square,LMS)算法在自适应迭代过程中收敛速度过慢的问题,本文将表征带宽失配的自相关误差因子以线性函数的形式融入LMS算法的迭代过程中,并使用坐标下降法对迭代公式中的各个参数进行最优求解。本文在此基础上得到自适应滤波器的系数并完成对TIADC输入信号的校准,从而使得算法在迭代初期拥有较高收敛速度,在收敛快要完成时减小迭代步长以保证精度。此外本文还通过计算采样后信号和参考信号的相关系数确定了插值滤波器输出结果的符号位,从而纠正了算法中可能出现的误收敛。本文采用四片AD9233组成了四通道、12bit、420MSPS的TIADC系统,并以此为硬件基础验证本文提出的带宽失配自适应算法的有效性。本文对校准前后TIADC的输出频谱进行了分析,结果表明,校准后的TIADC系统在输入频率为198.0064MHz时SFDR达到69.34dB,与校准前相比提高了35.79dB,因此本文算法具有较好的校准效果。