现代通信系统的工作频段越来越高,从而对信号处理的数据量和速度要求不断提高。调制解调是通信中的关键技术,涉及了大量复杂的数学运算,显然也不例外地要求高速的数据处理能力。传统的DSP芯片由于其固有的串行处理特性,越来越难以满足现代调制解调技术的硬件需求。FPGA器件可重复编程,并行处理能力强,集成度高,且具有完整的开发平台,这些特性使其在高速信号处理应用中具有很大的吸引力,而逐渐提升的性价比更是促成了FPGA在各个领域的大批量应用。通信中常用的宽带中频采样软件无线电正是将FPGA作为其最佳解决方案的核心中频硬件。因此,研究数字通信信号解调技术的FPGA实现有着广阔的应用前景。本文从通信信号的基本调制方式出发,以软件无线电的思想和架构为基础,成功设计了基于FPGA的2ASK、2FSK、BPSK、QDPSK信号非相干解调器和QPSK信号相干解调器。非相干解调方案中,分别研究了基于数学算法和时域测量两大类方法,着重讨论了前者的FPGA实现要点和抗噪性能；相干解调方案中,详细阐述了基于锁相环理论的闭环载波同步和闭环符号同步,采用CPAFC锁频算法与Costas锁相环结合的载波同步方法提高了载波频偏的捕获范围,采用Gardner算法和数字内插的符号同步方法不仅便于FPGA实现,而且具有优良的同步性能。通过Matlab对传统解调算法的性能仿真和比较,对FPGA实现方案进行一定的改进和优化,使得解调器能在降低硬件实现复杂度的前提下保持足够的抗噪性能。本文用Verilog HDL在QuartusⅡ9.1平台上实现各个解调器的电路描述,并联合Modelsim仿真软件完成FPGA设计的功能验证。仿真结果表明,本文所设计的解调器均能高速、实时地执行解调功能,在Altera公司低成本的CylconeⅢ系列FPGA上能达到≥170MHz的最大工作频率。此外,各个解调器都具备良好的抗噪能力,当输入信噪比(S/N)为10dB～+∞时均能保持较低的误码率,能够直接用于实际工程。对于解调器的硬件测试部分,本文利用实验室现有的FPGA开发板,通过完成解调器组与A/D芯片、以太网芯片的数据接口设计,搭建了一个以FPGA为中心的解调器测试平台。该平台有如下两种测试方法：一是将FPGA输出的解调结果传至上位机测试解调器在一段时间内的平均误码性能；二是直接用SignalTapⅡ分析工具观察解调器的当前工作情况。最后的硬件实测结果表明,本文各个解调器的FPGA实现方案均是有效且可行的。