低功耗设计技术是当今VLSI产业的一项关键技术。VLSI系统中大部分是时序电路，时序电路可以用符号化的有限状态机(Finite-State-Machine，简称FSM)来模拟。因此对低功耗有限状态机的综合与优化的研究有着重要意义。论文详细讨论了低功耗有限状态机综合与优化中的符号逻辑和一些典型方法。首先，在分析二值的移位计数器的设计方法的基础上，利用多值电路的高信息密度，提出了三值移位计数器的设计，运用该方法可以设计任意状态的三值移位计数器，并且通过选择最佳设计方案使控制逻辑电路最简。接着，从消除时钟信号冗余跳变而致的无效功耗的要求出发，提出双边沿移位寄存器的设计思想。该移位寄存器的功能已用PSPICE程序模拟验证。使用该移位寄存器设计双边沿移位计数器的实例被演示。对模拟所得数据的计算结果表明，与实现相同功能的单边沿移位寄存器相比，由于工作频率减半，双边沿移位寄存器的功耗有明显降低。最后，对于状态数较大的有限状态机，我们建立有限状态机的基本模型，运用状态分配来优化有限状态机的面积和功耗。引入了以优化面积和功耗为目的的价值函数，并把有限状态机的开关活动性和它的功耗联系在一起。同时介绍了遗传算法(Genetic Algorithms，简称GAs)作为优化算法在搜索低功耗的状态分配中的应用。