该文深入而系统的研究了三阶电荷泵锁相环锁定时间及频率过冲,主要工作有:首先全面总结了三阶电荷泵锁相环的理论,建立了三阶电荷泵锁相环的线性模型,行为级模型,Simulink模型以及噪声模型.提出一种三阶电荷泵锁相环事件驱动模型的新算法,并给出了其Matlab实现过程以及Hspice的验证结果.新算法可以快速准确的得到三阶电荷泵锁相环的动态性能指标.其次,对三阶电荷泵锁相环的锁定时间和频率过冲进行了深入的理论分析和研究,详细地分析了影响锁定时间和频率过冲的各种因素,建立了锁定时间和频率过冲与环路参数的关系,给出了三阶电荷泵锁相环锁定时间和频率过冲的解析计算公式.该文公式的计算结果与行为模型、Hspice仿真结果基本一致.最后,采用了UMC0.18um标准NMOS 工艺,设计了一个低噪声低功耗的三阶电荷泵锁相环,并用HSpice进行了电路仿真,应用Cadence的版图工具进行了版图设计,整个芯片面积为160umX120um .设计时,PFD采用动态电路,泵电流可编程,并考虑了电荷分享效应的抑制,环路滤波器的电阻电容可编程控制,VCO采用CSA(Currentsteeramplifier)架构.Hspice的仿真结果表明,在存在电源噪声情况下,输出周对周抖动为44ps,在VCO输出频率为500MHz时,功耗仅2.8mW.