图计算是大数据领域的主要处理模式之一，在生物信息网络、网页排名等领域有着广泛的应用。研究表明，图计算在传统中央处理器(Central Processing Unit，CPU)和图形处理器(Graphics Processing Unit，GPU)架构上存在着负载不均、不规则通信以及随机访存等突出问题，性能和能效水平受到较大影响。现场可编程门阵列(Field Programmable Gate Array，FPGA)因其低功耗、可重构的特性备受亲赖，是提升图计算效能的重要技术途径。众所周知，硬件代码的编写和验证十分耗时，尽管使用通用高层次综合(High Level Synthesis, HLS)系统可以从高层次描述自动生成硬件结构，但是对于图计算这种不规则算法，其仍缺乏有效的并行性和访存技术支撑，难以生成高效的硬件架构。
　　提出一种基于数据流架构的图计算HLS方法，针对图计算随机访存、幂律分布以及嵌套循环等特性，从编程模型、中间层模块化数据流中间表示(Intermediate Representation，IR)和底层参数化硬件模板三个层次着手，采用了数据流架构实现高效的并行流水线，并进行关键技术支撑，保证处理单元的负载均衡。具体而言，通过自适应的点边信息传递机制实现对图计算任务负载的高度并行化处理，并且对不同度数节点的动态调度消除了负载不均；通过对片上存储的划分和对访存请求的调度控制，实现了对不同轮次访存请求的并行处理，提高了访存效率。提出的方法支持通过上层编程模型提供的函数式编程原语实现图算法的高层次描述，并将其转化为模块化数据流IR，进而映射到参数化硬件模板，可以实现高性能的图算法硬件代码。
　　在XilinxUltraScale+VU9P上进行了实际部署，验证了方法的正确性和有效性，相比国际上典型的通用HLS系统Spatial，性能可提升7.9~30.6倍。