可重构密码处理器兼具了通用微处理器的灵活性和专用密码芯片的高效性,在计算灵活度和计算效率这两个关键指标间取得了很好的平衡。流密码算法在密码算法体系中占有重要一席,本文设计了一种能高效实现多种流密码算法的粗粒度可重构密码处理器结构,主要研究内容如下:(1)、针对不同流密码算法中反馈移位寄存器结构多变的特点,本文对反馈移位寄存器的多个参数进行了统计分析,研究并提出了一种级数、个数、抽头位置和抽头个数可重构的反馈移位寄存器结构,采用统一硬件结构实现了多种流密码算法。(2)、本文基于对多种流密码算法非线性函数中基本操作类型和数据特征的分析,定制了支持单周期多操作计算的可重构功能单元。针对非线性函数对反馈移位寄存器存在数据依赖导致的性能瓶颈问题,本文研究并设计了一种能够实现超前抽取、流水化运算的可重构阵列结构,提高了算法的实现性能。本文在FPGA平台上对所设计的流密码可重构处理器进行了原型实现和验证,并在其上映射实现了Trivium、ZUC和SNOW3G三种算法。实验结果表明,此三种算法的性能分别达到了1.31Gbp/s、2.18Gbp/s和3.26Gbp/s。与传统的单比特串行实现结构相比,Trivium算法在本文提出的多比特并行结构中每次生成32bit的密钥,归一化性能提高了5.3倍。同时,与现有的可重构密码处理器相比,ZUC和SNOW3G算法的归一化性能提高4倍以上。