论文部分内容阅读
本文在分析目前的各种ADC架构的基础上，选取了FlashADC进行了详细的研究与设计工作。论文从FlashADC工作原理出发，重点从理论上分析了电阻串平均技术对ADC特性的改善、内插技术降低功耗和面积的优势以及折叠技术，并将平均及内插技术应用到具体的设计中，提出了应用于200Msps采样速率要求的FlashADC架构。对其子电路进行了细致的分析与优化，重点研究设计了高速比较器中的核心模块预放大器与锁存器。本文还介绍了版图设计的考虑因素。
芯片最终在SMIC0.35μm/0.5μmCMOS混合电路工艺下流片。测试结果如下，静态参数：DNL＜0.15LSB、INL＜0.3LSB、OFFSET＜2.6mV，动态参数：在低频10MHz采样，输入频率107.4KHz下，SNR=37.94dB、SFDR=52.92dB，在较高频率160Mhz采样，输入频率78.28MHz下，SNR=34.00dB、SFDR=31.35dB。设计流片基本取得了成功。