论文部分内容阅读
信息产业的不断发展提出了发展高速接口技术的迫切需求。传统并行传输方式难以适应高速数据传输要求，而串行接口由于其优良的抗噪声和抗干扰特性、低功耗、低成本、节省设计空间、应用灵活等优势，极大地提高了通信速率，拥有十分可观的应用前景，在广域网通信、存储局域网、计算机传输接口、航天工程等各领域得到了广泛应用。 FPGA由于性能强大、设计灵活等优势而成为数字系统设计的重要工具，并获得日益广泛的应用。FPGA嵌入式应用对高速串行接口提出了宽数据率范围、低功耗、高精度等要求。信息社会离不开信息的传输，信息传输需要接口电路的保障，因此FPGA高速串行接口拥有十分可观的应用前景。 本文的主要研究内容包括FPGA高速串行接口相关理论研究、并串转换模块设计、信号完整性理论分析、均衡算法设计及电路实现、驱动电路设计等工作。本文根据对性能指标的权衡考虑，制定了技术方案:采用多个并串转换基本模块组成树形结构进行第一级并串转换，占空比可调的时钟通过移位组成多相时钟实现第二级并串转换，将最末一级并串转换与均衡器输入信号产生电路结合;采用最小均方误差算法设计均衡方案。均衡器采用多抽头前馈均衡结构且各阶均衡系数均可调，增大了均衡调谐范围、提高了均衡精度;驱动器采用H树型电流模结构驱动发送信号，提高了电流利用率，降低了功耗。论文在串化结构、均衡方案、驱动电路和整体电路设计实现方法上具有一定的创新性。 设计采用TSMC55nm CMOS工艺，电源电压为1V，输出数据率范围为550Mb/s至6.25Gb/s，在最高工作速率6.25Gb/s下发送机整体功耗约20mW，完成了面向FPGA的宽数据率、低功耗、高精度的高速串行接口发送模块的设计。