作为数字通信系统中一个重要组成部分,信道编码技术为保证通信的可靠性发挥着重要作用,广泛应用于数字通信的抗干扰和差错控制之中。信道编码分为分组码和卷积码两大类。卷积码由于其良好的性能更是广泛应用于卫星和无线通信之中。以CDMA(Code Division Multiplex Access)为基础的数字蜂窝标准IS-95采用卷积码作为其纠错方案;第三代数字蜂窝无线通信标准也采用并行级联卷积码(Turbo码)作为其纠错方案。卷积码的译码算法有序列译码和Viterbi译码两大类,Viterbi译码算法由于其简单、性能优异等特性得以广泛应用。Viterbi译码算法在1967年由Viterbi提出,经证明它是卷积码译码得最大似然译码算法,具有优异的译码性能。因此,无论是理论还是实践中,Viterbi译码算法被广泛研究,得到极其迅速的发展。本文在大量阅读前人研究文献的基础上,深入的理解和研究了viterbi译码算法,认真分析了Viterbi译码算法各部分的功能、特点,并将此融入设计之中。采用适合FPGA特点的溢出控制设计方法;改进传统的寄存器交换法RE(Register Exchange)的幸存路径管理设计方法;全系统采用输入数据的同步时钟作为系统时钟,系统内部采用全并行的方式,以提供灵活的速度。本设计在Viterbi算法研究基础上对Viterbi译码器进行FPGA设计,采用ALTERA公司的QUARTUSII开发工具为系统开发平台,在此平台上进行VHDL设计、综合、功能仿真和时序仿真。从仿真结果验证设计的正确性。