无线通信系统中普遍使用扩频通信技术,因此研究扩频技术具有重要的现实意义。直接序列扩频技术是应用最广的一种扩频技术,研究它便于掌握扩频技术的精髓。随着FPGA在无线通信系统中优势的不断增强,将扩频技术的研究和FPGA相结合无疑是较好的设计方案。伪码是类似于白噪声统计特性的随机序列,在扩频系统中被用作扩频序列,它的同步是实现直接序列扩频通信系统的关键。因此,本文着重研究了伪码同步技术,给出了伪码同步系统的整体方案和性能参数,完成了伪码同步及相关模块的设计和实现。本文主要实现的模块有：伪码的产生和信号扩频模块,接收端信号的下变频模块、伪码同步模块和解扩、载波相位同步模块等。其中,伪码同步模块主要分为捕获和跟踪两个部分。本文的第三章重点针对伪码的捕获提出了以流水线方式实现的改进的匹配滤波方法。该方法采用流水线来安排七路不同相位伪码的并行捕获进度,节省了硬件资源,且提高了捕获速度和系统性能。伪码的跟踪部分采用延迟锁相环的方法进行了实现。整个伪码同步系统在FPGA上设计,并使用ISE和Modelsim工具完成了系统的综合和仿真,验证了设计的正确性。