随着多媒体技术的高速发展，越来越多的复杂算法，包括图像处理算法，图像压缩算法等用软件来执行已经不能满足实时系统对于算法执行效率和速度的要求。因而，算法的硬件化越来越受到重视，使用FPGA来进行复杂算法的硬件化已经成为研究的热点。本论文主要研究基于Handel-C的算法硬件化技术，并用该技术完成了静止图像压缩算法的JPEG设计，并在FPGA开发板上进行了静止图像压缩算法的验证。论文从一般算法硬件化技术入手，分析并对比了传统算法硬件化与基于Handel-C算法硬件化技术的差异，给出了基于Handel-C算法硬件化的设计流程。分析了JPEG算法的原理，完成了基于Handel-C的JPEG算法硬件化设计。对JPEG算法中的DCT以及IDCT和熵编码部分做了优化处理，提高了静止图像压缩系统的性能以及处理的速度。最后以Altera公司的DE2开发板作为验证平台，分别以一幅512*512的灰度图像和一幅533*400的彩色图像为例，完成了JPEG算法在FPGA上的实现和验证。本论文通过设计JPEG算法的硬件实现，证明了使用Handel-C进行算法硬件化设计的可行性与正确性，并在硬件资源足够的情况下，改进算法的结构，有效地实现了算法的并行性。该论文对于复杂算法硬件化研究做了探索，对于今后用FPGA实现视频实时处理有一定的参考作用。