论文部分内容阅读
随着多核计算机技术的发展和日益复杂的计算机应用的出现,对当前主存及系统提出了更高的要求。传统的DRAM主存存储介质存在很多弊端,DRAM具有较高功耗且不易扩展,这些弊端都导致DRAM不适于作为下一代的主存存储介质。新兴的存储介质中,相变存储器PCM,相比于ReRAM具有更小的读操作延迟,相比于STT-RAM,PCM具有更高的密度,而相对于传统DRAM,PCM具有更低的功耗和较好的可扩展性。但是PCM如果要成为主存,同样存在着很多挑战。其中PCM的写延迟相比于DRAM慢很多,据研究特定场景下,较大的PCM写延迟将导致性能降低50%以上。因此,较大的写延迟是PCM成为主存必须要解决的一个问题,只有解决了其写延迟的问题,才能考虑PCM作为主存存储介质的可能。PCM的写操作延迟具有不对称性的特点,SET操作比RESET操作的延迟要大的多。利用该特性,人们提出将WOM编码应用于PCM。基于WOM编码可以将对PCM的写过程转换为只包含RESET的写操作,从而降低PCM的写延迟。但是WOM编码的应用对PCM的容量损耗较大。因此本文提出了基于WOM编码PCM主存块管理策略,可以使用WOM编码并基于非对称写操作的特性降低PCM的写延迟,同时可以降低PCM容量的损耗。该策略将PCM分为两部分：Original-PCM和WOM-Buffer;Original-PCM和WOM-Buffer分别采用Original-Block和WOM-Block为粒度进行管理,通过16路组相联进行地址映射。只有容量有限的WOM-Buffer中的WOM-Block使用WOM编码,在程序执行过程中动态地将写密集的Original-Block迁移到WOM-Buffer,使写密集的主存块充分利用WOM编码特性降低PCM的写延迟。文中的策略主要包括：PCM主存块迁移策略、PCM主存块替换策略、WOM-row刷新策略和减轻迁移损耗策略。实验结果表明,该基于WOM编码的PCM主存块管理策略,可以保证PCM容量损耗较低的前提下,有效地降低PCM的写操作延迟。