论文部分内容阅读
横向功率器件是功率集成电路中的核心器件。针对横向高压功率器件的研究主要集中在实现高耐压，低功耗以及小型化目标。长漂移区尺寸和低漂移区浓度虽能满足高耐压要求，却会使比导通电阻增加，此即比导通电阻Ron,sp(Specific On-Resistance)与击穿电压BV(Breakdown Voltage)之间存在的2.5次方“硅极限”难题(Ron,sp∝BV2.5)。基于电荷自适应平衡机制对二维场的调制作用是提高器件耐压的有效方法之一。本文以优化BV与Ron,sp性能为目标，分别基于感应电荷与极化电荷的自适应平衡机制，提出一种SOI(Silicon On Insulator)型槽型器件新结构和一种体硅槽型器件新结构。通过TCAD工具进行数值仿真和机理研究，并设计相应的工艺制备和版图设计方案。 (1)提出BDT SOI TLDMOS(Body Depletion Terminal SOI Trench LDMOS)结构。器件结构特点是:引入纵向体耗尽场板和高浓度掺杂N条。基于感应电荷自适应平衡机制，在器件关态时，体耗尽场板引起的感应电荷与漂移区中的电离电荷能够达到自适应平衡，重塑电场分布，提高介质槽电场，辅助耗尽漂移区，提高漂移区浓度。开态时，高浓度掺杂N条可以提供电流低阻通道，实现比导通电阻的降低。Medici软件仿真结果显示:BDT SOI TLDMOS结构的BV是668V，Ron,sp是44.7mΩ·cm2，功率优值为9.98MW·cm-2。与相同尺寸的常规槽型SOI LDMOS器件相比，耐压提高了43％，比导通电阻降低了83.1％。 (2)提出HKLR LDMOS(High-K Low Specific on-Resistance LDMOS)结构。器件有3个特点，高K介质槽、薄高浓度掺杂N条和槽栅结构。基于极化电荷自适应平衡机制，器件关态时，被高K介质槽束缚的极化电荷与漂移区内的电离电荷达到电荷自适应平衡，优化电场分布，提高体电场，辅助耗尽漂移区，提高漂移区浓度。器件开态时，高浓度掺杂N条提供了电流的低阻通道，降低了器件的比导通电阻。槽栅结构在器件的漂移区和槽栅氧化层中形成MIS(Metal Insulator Semiconductor)电容结构，能够辅助耗尽漂移区且提供电流低阻通道。通过Medici软件仿真，HKLR LDMOS结构获得了534V的耐压，Ron,sp为70.6mΩ·cm2，功率优值为4.039MW·cm-2。相比于元胞尺寸相等的常规结构，耐压提高了19.5％，比导降低了53.4％。 (3)在满足现有工艺技术条件下，对所提出的两种新结构分别设计了一套完整的工艺制备方案。最后根据版图设计规则进行了新结构的版图设计。