论文部分内容阅读
FIR数字滤波器是一个基本的数字信号处理功能单元,可实现严格线性相位,具有设计灵活、任意幅度响应和稳定等优点,在语音处理、图像、雷达及通信等系统中有着广泛应用。传统上常用于FIR滤波器实现的硬件平台MCU、DSP和ASIC,在实际的工程应用中,对信号进行处理时在速度、实时性和灵活性等方面的要求越来越高,而传统上的一些软件和硬件实现方式难以同时满足这几方面的要求。随着PLD和EDA技术的发展,FPGA具有越来越灵活的可编程逻辑,能更方便地实现数字信号处理的实时性,突破了流水级数、并行处理等限制,有效利用了片上资源,另外,FPGA还具有可重复的编程能力,大大降低了成本,越来越受到业界研究者的青睐。本文主要研究FIR滤波器的FPGA实现方法,从开发方式和算法结构等方面入手,达到提高运行速度、降低资源消耗、提高资源利用率等目的,具体工作如下:1)在掌握FIR滤波器的设计理论和FPGA开发等知识的基础上,分别对基于SYSGEN和DA设计FIR滤波器的方法进行了研究,探求最适合于FIR滤波器的FPGA实现方法。2)针对传统上基于SYSGEN设计FIR滤波器时,存在消耗资源大和运行速度慢及资源利用率低等问题,提出AS型FIR滤波器电路模型,降低系统逻辑资源消耗、提高系统资源利用率及系统运行速度;综合采用SYSGEN和ISE实现滤波器的模块化和自动化设计,简化设计过程,降低实现难度。具体在XC3S500E4f320 FPGA上实现了一系列4到32阶的FIR滤波器,实验结果验证了方法的有效性。3)利用现有分布式算法在FPGA上实现高阶FIR滤波器时,存在资源消耗量过大和运行速度慢等问题,提出一种低资源高速度的高阶FIR滤波器的FPGA实现方法。首先综合采用多相分解结构、流水线等技术对高阶FIR滤波器进行降阶处理,然后采用提出的基于二输入开关和加法器对的分布式算法结构(MA型DA结构)实现降阶后的FIR滤波器。利用ISE10.1在Xilinx Xc2vp30-7ff896 FPGA开发板上实现了一系列8到256阶的串行和并行结构FIR滤波器,实验结果表明:该方法能有效地减少系统的资源消耗,提高系统的时序性能。4)设计了一种基于FPGA的FIR数字滤波系统,并分析了系统中主要模块的电路及实现功能,该系统具有配置灵活方便、易于扩展、实时性好、通用性强等优点。本文的工作对FIR滤波器的FPGA实现探索了一些新的途径和方法,能有效提高FIR数字系统性能、降低其开发成本,具有一定的理论意义和工程应用价值。