着陆敏感器是用于在飞行器下降阶段进行测高测速和飞行姿态控制的信号处理装置,其中的重要组成部分是雷达信号处理机,也是实现雷达信号处理算法的硬件平台和软件系统。信号处理机需要满足高效率、高性能、实时性和低功耗等要求,因此本论文基于实际课题和项目需求,设计了一种基于FPGA和DSP架构的信号处理机,并在TMS320C6455 DSP的平台上完成了DSP软件的设计和应用开发,实现了不同体制下的测高测速算法和工作状态控制功能。本文首先阐述了基本的雷达信号处理算法,并详细介绍了快速傅里叶变换、数字下变频、动目标检测和卡尔曼滤波等原理,为DSP的软件设计奠定了理论基础。其次,详细讨论了信号处理机的总体方案设计,包括系统工作流程、硬件平台和软件架构,同时研究了脉冲体制和线性调频连续波体制两种不同的工作体制,并根据具体工作状态进行了算法仿真。最后,着重介绍了DSP软件设计,包括基于DSP/BIOS操作系统的系统配置、软件架构、功能模块设计和优化。该信号处理机DSP软件经过外场实验和测试,实现了信号处理算法和功能控制功能,满足了方案要求。