近些年随着电脑、智能手机等电子设备的普及,每秒所需传输的信号量日益增长,对信号的传输速度即带宽提出了新的标准;同时,便携式电子产品对功耗、面积有了更高的要求。传统的一些接口技术逐渐无法满足要求,急需一种传输速度更快的接口技术来完成现在的数据传输。作为一种新兴的高速信号传输技术,低差分电压信号（LVDS）技术采用低摆幅差分信号传输数据,连接方式有点对点或点对多点以及双向传输,相较于数字和模拟的信号传输,更低的差分电压摆幅更容易实现更高的传输速率。由于其高速、低功耗、小面积、低噪声和好的兼容性,被广泛应用于上百兆甚至上千兆的高速数据传输中。其良好的性能使其成为高速接口芯片的研究热点。对于高速接口电路,由于信号线对信号高频部分的衰减,LVDS发送器的驱动能力和接收器对输入信号的最小输入阈值显得很重要。电路通过引入预加重电路,能补偿发送器在高频部分的衰减,增加发送器驱动能力;接收器输入信号摆幅范围大,输入共模范围宽,引入恒跨导轨对轨电路,增加接收器输入范围。基于0.13μm标准工艺,对整体电路进行设计和验证,主要内容包括整体架构选型、LVDS发送电路与接收电路设计、带隙基准源设计以及整体电路的版图设计与后仿真。其中,发送电路包括预加重信号产生电路、数字单转双电路和发送器主体电路;接收电路包括恒跨导轨对轨输入级电路;基准电路包括基准电压输出和偏置电流输出。后仿真结果显示,在3.3V的全温度电源供电下,带隙基准输出的电压在全温度范围内的最大偏差值低于3m V,计算得出的温度系数低于10ppm/℃;典型情况下,预加重信号产生电路输出信号延时误差小于50ps,差分信号输入脉宽最小可低于520ps,输出差分电压范围在247m V与454m V之间,在负载为10p F的情况下,LVDS发送器能正常发送差分波形;接收器输入级共模输入范围为0V～3.3V,输入等效跨导变化率低于5%,输入高阈值为35.2m V,输入低阈值为-34.9m V,在输入信号频率1Gbps、差分100m V和负载5p F的情况下,接收器能正常输出波形,传播延时低于800ps。由于属于高频电路,且发送和接收电路都是对称结构,所以在版图设计中主要考虑各个模块的对称性,输入输出信号线做好屏蔽,同时,在信号的输入输出端口信号走线,需要考虑寄生电阻的影响,模块之间的级联尽可能的短且对称。后仿真结构显示,电路在输入信号1Gbps的情况下,芯片能正常传输信号,且各项技术参数都符合协议标准。