论文部分内容阅读
近年来,得益于全球半导体制造技术的升级,高性能集成电路（Integrated Circuit,IC）的成功实现带动了电子产品的迅猛发展。为了保证电子产品的质量与可靠性,其主板上的芯片都必须被赋予一定等级的抗ESD（Electrostatic Discharge）能力,而整个板级系统的对外接口电路中也设计有各种系统级ESD保护装置。因此,ESD设计无论在集成电路设计还是系统级电子设计中都是不可忽视的存在。然而,在集成电路ESD设计中,防护器件在面对中高压电源端口以及信号端口保护时均面临着由瞬态所引起的闩锁效应（latch-up effect）问题。为了解决latch-up,ESD器件的维持电压（Vh）不得不被提高至被保护电路正常工作电压以上。但Vh的提高必然导致ESD失效电流(It2)的下降以及钳位电压(VCL)的升高,这将大大削弱ESD器件的防护能力。多年以来,关于ESD器件Vh,It2以及VCL参数的优化研究已经全面展开,多种有价值的改进方案也被提出以解决Vh提高所带来的一系列问题。另一方面,在系统设计中,随着数据传输速度的增加,信号频率的增高,数据接口越来越对ESD防护器件的寄生电容敏感。这也带动了系统级低电容ESD保护芯片的迅猛发展,除了针对Vh,It2以及VCL的研究,寄生结电容（Cj）的降低也成为了ESD相关领域的重要研究课题。本文重点研究了片上中高压与片外低电容的ESD防护技术,提出了两种片上ESD保护器件新结构,一种用于信号端口的ESD抗闩锁新模式,并实现了一种具有低电容的ESD保护阵列,主要创新点如下:（1）提出一种无回扫式可控硅整流器ESD新结构（Snapback-Free Silicon-Controlled Rectifier,SFSCR）。该结构通过阴极齐纳注入技术,大大降低了器件中寄生NPN晶体管的发射结注入效率。同时通过表面浮空层的引入,阻断了表面的最短SCR正反馈路径,从而几乎消除了SCR结构的强回扫（strong snapback）特性,使该器件能够安全地用于15～25 V的高压电源钳位。另一方面,由于在SFSCR中SCR正反馈路径被严重抑制,其It2也必然随之而有所退化。为了抑制这种电流退化,基于对器件版图终端的研究提出了一种SFSCR专用新型半包围终端指条布局。最终,SFSCR在阴极齐纳注入与新终端结构下实现了It2约59%的提升,同时snapback效应几乎消失。（2）提出IC输入/输出（Input/Output,I/O）端ESD新型高维持电流抗闩锁模式。基于被保护芯片的信号与电源端口在ESD器件发生latch-up后阻抗不同的原理,通过对各种ESD应用电路负载线进行研究,提出了一套针对信号端口ESD保护和囊括了回归曲线设计概念的高维持电流抗闩锁设计模式。研究了一种基于双回扫（double-snapback）的器件瞬态I-V特性与之匹配,归纳了double-snapback抗闩锁ESD防护器件需要满足的五个设计要素。（3）基于高维持电流抗闩锁模式提出了新型双回扫式NPN型双极晶体管（Double-Snapback NPN Bipolar Junction Transistor,DSNPN）。其实现方法为在常规NPN器件的漂移区表面引入一高浓度N型层。当DSNPN开启后,飘移区表面和体内会先后产生两次电导调制效应,从而引起两次snapback。通过调整相关参数改变两次调制的时间,使得该器件的两次snapback特性实现可调。该器件能够通过第一次snapback(1stsnapback)绕开被保护电路的负载线,再通过第二次snapback(2ndsnapabck)实现低钳位电压,同时该器件还具有相同的回归特性。测试结果表明,该器件能初步满足输出电流为0.5至1 A的15 V输出级防护。在结合了新模式与DSNPN结构的研究结果后,本文拓展性地提出了瞬态阶梯波脉冲（TSP）的测试概念以测试瞬态回归曲线从而对latch-up进行评估,完成了原理性仿真。结合设计模式与器件原理,本研究能够为ESD技术的发展提供新的参考。（4）采用新型ESD电流均衡技术开发出一款低电容ESD阵列（LCESDA）芯片。基于二极管阵列与极简化横向工艺,在实现了低漏电流（<10 n A）的同时,通过在ESD导向二极管内嵌入SCR结构并调整SCR版图拓扑最大化地均衡电流分布,最终研制出一款低成本高性能四通道LCESDA芯片。该芯片可同时对四个高速引脚和一个直流电源线Vbus进行无闩锁风险的高性能ESD防护,在上电后实现了0.35 p F的共模电容以及小于0.1 p F的差模电容。根据标准测试,LCESDA的每个引脚均通过IEC 61000-4-2/-4-5的ESD/EOS冲击,钳位性能良好。