现代主流存储器技术达到技术发展的瓶颈,而新型非易失性存储器反而在快速发展。其中铁电存储器（FRAM）以其非易失性、低功耗、长寿命和抗辐照等优点,被认为是最具潜力的新一代非易失性存储器技术之一。氧化铪（HfO2）材料中铁电性的发现,给铁电存储器的发展带来了新的内涵。如今国内外研究人员仍在努力研究开发基于掺杂氧化铪的铁电存储器。本文采用基于掺锆（Zr）氧化铪材料的铁电薄膜电容工艺,完整地设计了一款基于2T2C经典电容结构的64Kbit并行构架的铁电存储器,并交付流片以及完成之后的封装测试工作。本文的主要内容如下:1.根据铁电电容样品测试出的电滞回线,建立用于设计仿真的铁电电容宏模型。本文调查研究了几种铁电电容的宏模型,重点实现了其中的三种模型,分别为:Lim模型、ZSTT模型和基于HSIM仿真软件的Miller改进模型。对它们进行建模研究与参数提取,再采用SPICE格式的网表文件描述,其都可以应用于FINESIM仿真软件中。在对三种模型仿真效果实际对比分析后,针对性地提出了本文64Kbit铁电存储器的设计仿真中的优化使用方法。其中Lim模型功能最为强大,但速度最慢;ZSTT模型和基于HSIM仿真软件的Miller改进模型虽然功能不够全面,但速度够快也能在某些情况下发挥重要作用。2.基于上述铁电电容模型以及选取华虹宏力0.13μm CMOS工艺,完成64Kbit铁电存储器的电路设计和仿真验证。本文重点讨论存储单元阵列的部分,包括各个模块的设计、仿真、控制时序以及关键参数。经过仿真优化,解决了电路中与工艺相悖的高压节点,设置了合适的升压电容,还有最重要的铁电电容和位线电容的匹配。铁电存储器电路确定后,完成了全电路的版图设计并且提取了寄生参数进行整体电路的仿真验证。仿真结果显示在温度-55℃到125℃、各种工艺角以及电压偏差10%的情况下,电路均能正常工作,其中读出时间最长80ns,预充时间最长45ns。3.对流片回来的铁电存储器芯片作封装测试。基本功能性测试结果显示芯片容量为64Kbit且能正常读写,读出时间为50ns左右;基于March C-算法的故障测试结果显示部分芯片存在故障,原因可能为外围CMOS工艺造成的寄存器失常或电路失配。