仲裁物理不可克隆函数(Arbiter Physical Unclonable Function,APUF)利用工艺偏差对逻辑门等传输延迟大小的影响,通过比较两条对称路径的信号传输延迟,产生每个芯片确定的响应值。仲裁PUF作为一种典型的强PUF,具有数量庞大的激励响应对,可以应用在芯片身份识别、设备认证等领域。在现场可编程门阵列(Field Programmable Gate Array,FPGA)上实现仲裁PUF,可能受到FPGA内部布线的影响,使两信号通路不能完全对称,导致仲裁PUF响应的随机性不理想。本文提出了一种改善PUF响应随机性的方法,通过一个自动调整电路实现改善仲裁PUF响应随机性的功能。通过自动调整基于FPGA的仲裁PUF调整块的控制输入,使调整块中两路径间的延迟差能够补偿布线不对称造成的延迟偏差,实现改善仲裁PUF响应随机性的目的。本文设计的调整电路由激励存储、计数器、比较器以及一个计算模块组成。通过初始化调整块的输入,计算输入大量激励时,仲裁PUF响应的随机性。根据所得随机性大小,不断改变调整块的输入。当仲裁PUF响应的随机性误差在设定范围内时,结束自动调整过程。Isim的仿真结果表明该自动调整电路能够实现改善仲裁PUF响应随机性的功能。然后在Xilinx的Spartan6 FPGA开发平台上验证,结果表明,本文设计自动调整电路能够改善仲裁PUF响应随机性,并且与传统方法相比时间开销更小。