三维相变存储器（3D PCM）采用交叉堆叠的方式保证优异存储性能的同时极大地提高了存储密度,成为最接近大规模产业化的下一代非易失性存储器。但随着阵列规模的不断增大,流经半选通单元的电流越来越大,带来了严重的信息误读、误操作以及电路功耗加大等问题。传统的晶体管因其三端结构和制备工艺难以实现三维堆叠,必须开发新型两端选通器件来抑制阵列漏电流,其中奥氏阈值开关（OTS）选通管因其高驱动能力和高热稳定性等优异特性成为与PCM集成的最佳选择。但目前最成熟的OTS选通管（以Ge Se As Si为代表）普遍存在阈值电压过大、材料组分复杂尤其是含有毒元素As等问题。为此,本文主要探究材料组分简单、无有毒元素掺杂的Ge Se基OTS选通管,通过第一性原理计算及器件制备,优化得到性能优异的不含As的Ge Se基OTS选通管。论文得到的主要结果如下:（1）设计了最优的“自加热”结构器件,研究了器件的制备工艺,针对溅射镀膜参数、EBL小孔阵列版图、紫外光刻上电极阵列版图做了详细的研究。同时设计出完整的工艺流程,为后续器件的制备与性能分析打下了坚实的基础。（2）采用第一性原理计算研究了GeSe组元及掺杂引起的材料局域结构和电子态密度的变化,并分析了相应的OTS性能变化规律。发现Ge Se材料中Ge原子较多时,材料内部四面体数量多,可提高材料的热稳定性;掺杂简单元素C可以起到类似As掺杂的作用,都可以增加材料内的四面体构型,从而提高材料的热稳定性,但过量的C掺杂会使材料性能恶化;如果掺杂As,会引入大量带间态,使器件的漏电流增大,而掺杂少量的Si可以提高迁移率带隙,降低器件的漏电流。（3）从制备工艺、组分调控及简单元素掺杂等三个方面优化了Ge Se基OTS选通管的性能。系统地分析了Ge Se基OTS选通器件功能层材料的厚度、组分比例、特征尺寸以及少量Si掺杂对于器件性能的影响规律,设计优化出组成成分简单无毒且阈值电压大大降低的（最低可到1.25V）Ge-Se-Si基OTS选通器件,解决了基于Se的OTS选通管体系阈值电压过大的问题。并发现少量Si掺杂最多可将器件漏电流降低约200倍（23.8p A）。结合第一性原理计算结果分析可知,Si掺杂通过提高迁移率带隙使漏电流减小,同时掺杂的Si原子与Se原子成键使得Ge原子形成的缺陷数量增多,从而降低了器件的阈值电压。