目前,车载雷达在汽车安全驾驶中发挥着很重要的作用,而频率综合器是雷达收发机中不可缺少的部分,其性能往往影响着整个雷达系统的性能。本论文根据24GHz FMCW雷达收发机对频率综合器的性能要求,从系统环路参数以及模块电路出发,对整个频率综合器进行了系统建模仿真以及电路模块性能优化设计,主要进行了如下的研究工作：从锁相环频率综合器的基本结构出发,分析了系统环路参数对稳定性的影响；紧接着对系统进行了相位噪声建模,分析各个电路模块噪声对系统输出信号相位噪声的影响,以及总结出优化相位噪声的一些方法；最后讨论了雷达收发机对频率综合器的要求。针对所采用的频率综合器架构,对其中的射频、模拟、数字电路模块分别进行研究。射频电路主要完成了24GHz低相位噪声压控振荡器以及低功耗预分频器的设计；模拟电路主要是指电荷泵,实现了输出电流的小变化、低失配：数字电路包括多模分频器、E△调制器以及波形发生器等,主要进行了行为级设计。最后采用TSMC 65nm CMOS工艺对射频电路模块进行流片,芯片面积为0.8mm*0.62mm,包括压控振荡器以及两级二分频器；芯片工作电压为1.2V,当分频器输出信号频率为5.89GHz时,频偏1MHz处的相位噪声为-111dBc/Hz,整个芯片的功耗为35mW。对分数分频频率综合器系统进行环路参数设计并建模仿真验证,然后基于之前设计的电路进行系统分析,最后完成整个系统版图设计以及性能优化。整个系统采用TSMC 65nm CMOS工艺进行电路以及版图设计,总的版图面积为1.5mm*0.87mm,系统仿真锁定时间为3us左右。