论文部分内容阅读
高速发展的SOC技术对ADC提出了高性能低功耗的要求。作为量化“标尺”的参考电压的精度、稳定性及噪声性能等直接影响ADC的性能。由于开关电容式ADC在其转换工作时会向参考电压上汲取或馈入电荷,导致参考电压的抖动。为了集成化和低成本设计,高速高精度的ADC需要在芯片内集成参考电压驱动器以得到稳定的参考电压。但较易集成的宽带参考电压驱动器会消耗很大的功耗,且引入很大的电路噪声,其电源抑制能力也非常弱,这对于强调低功耗的设计是非常不利的。窄带的参考驱动器可以改善宽带参考驱动器所存在的功耗和噪声问题,但为了快速的参考驱动,它需要在片外外接大的解耦电容,需要占用额外PIN脚,使得封装变大;特别是在高速ADC中,由于开关电容的快速切换对参考电压的电荷注入,动态的电荷注入与邦定线寄生电感导致片内参考电压发生振荡,此时为了使得参考电压依然保持足够的精度,需要在片内也加入大的解耦电容来吸收电荷,这也意味着窄带参考驱动器需要占用大的片内面积;因此窄带参考驱动器很难满足SOC易于集成的要求。用于高速高精度ADC的低功耗参考驱动技术成为了决定ADC是否能实现低功耗集成的关键技术之一。本文分析、总结了现有参考驱动技术,得出低功耗参考驱动技术主要受限于ADC中参考电压的电荷损失的结论。为了降低低功耗窄带参考驱动的片内解耦电容面积,对ADC中参考电压的电荷损失进行了量化分析,进而提出了一种用于高速开关式ADC参考电压的电荷补偿技术。为了验证参考电压电荷补偿技术的作用,设计了基于不同结构ADC的的仿真验证电路和芯片验证。首先,基于电荷补偿技术设计了一款12-bit 500MS/s Pipelined ADC的电荷补偿电路,验证在低功耗的窄带参考电压驱动器的驱动下,不使用片外解耦电容时电荷补偿技术对降低片内解耦电容面积的作用。晶体管级仿真结果显示,在不使用片外解耦电容且片内解耦电容仅为170pF的情况下,加入电荷补偿电路后ADC的SNDR和SFDR有了至少9dB和12dB的提高。其次,设计了一款11-bit 200MS/s Subranged SAR ADC及其电荷补偿电路,并基于该电路进行了版图设计和后仿真,后仿真结果显示,在加入电荷补偿技术后,SNDR和SFDR有了至少2dB和11d B的提高。最后,实现了带有电荷补偿技术的11-bit 200MS/s Subranged SAR ADC芯片设计并流片。利用电荷补偿技术实现的电荷补偿电路具有逻辑简单、面积小、功耗低、应用广泛等特点。