近年来，无线传输技术的蓬勃发展带来了低成本、低功耗、高集成度的CMOS无线射频收发机研究和设计的春天。伴随着CMOS工艺的不断发展，持续的scaling down已经使得MOS晶体管的特征频率fT达到了50 GHz以上(比如O.18um 工艺)，这使得射频收发机前端的大部分电路都可以采用CMOS工艺来实现，另外高Q值螺旋电感甚至变压器的片上实现，衬底隔离技术的发展……等等，都为实现单片集成的射频收发机提供了良好的工艺基础。 然而相对于BiCMOS、GaAS等工艺，CMOS工艺固有的高噪声、低 gm/I、低电源电压等劣势仍然需要电路设计者持续努力地发明创造性的电路结构予以克服。与此同时，为了应对不断涌现的各种无线传输技术，电路设计者还需要深刻研究通信系统理论，以此从通信协议中分析出电路指标的系统级要求来指导电路设计以及架构选择。 论文首先以确知信号和随机信号分析理论作为切入点，一定程度地补充了从通信系统原理理论到实际发送机电路设计跨越中缺失的衔接部分。通过实例分析将该数学理论与LTI系统频响函数分析、通信系统中基带信号与频带信号的功率谱分析及EVM指标与信噪比关系等等这些和电路设计息息相关的问题联系了起来，为采用通信理论对无线发送机进行系统级设计打下了理论基础。 接着以802.11b发送机为例，建立了发送机系统级设计的手算系统模型。该系统级研究和设计的方法采用带内和带外噪声/失真源分析以及带内和带外噪声/失真分配作为切入点，可以适用于各种采用调幅，调相以及QAM调制方式的无线通信发送机。并且对滤波器阻带抑制特性和基带DAC更新频率的折衷进行了详尽的理论分析和推导。 最后采用 SMIC 0.18um CMOS RF Mixed Signal 工艺设计并实现了一个用于IEEE 802.11b 无线局域网的射频发送机，作为单片 Transceiver 芯片的一部分进行流片测试。该芯片采用了直接转换的架构来最大限度地减少片上和片外的元器件，从而达到低功耗、低成本的目的。用除二分频的方法得到精确正交的I/Q载波，而且避免了PA对VCO的牵引作用。当以-9 dBm的功率发送11 Mbit/s的数据时，发送机的误差矢量幅度的峰值(peak：EVM)小于16％(rms值约8.6％)，并且发送信号频谱满足 802.11b的频谱罩要求。发送电路占芯片面积为2.5mm×2.0mm，由1.8 V单电源供电，功耗为63 mW(包括PLL为101 mW)。