论文部分内容阅读
在高速铁路的信号系统中,应答器是列车重要的信息来源,应答器的报文对整个铁路通信系统都至关重要。本论文以实验室的应答器传输系统项目为背景,研制了便携式的应答器检测设备,实现了对应答器进行报文读写的任务。与此同时,为了对有源应答器提供更多的支持,还添加了对C接口单元发出的DBPL信号质量进行检测的功能。本文首先设计了以ALTERA公司的Cyclone Ⅲ系列FPGA为处理核心的硬件平台,在此平台上实现了整个软件的构架。文中比较关键的是数字滤波器的设计以及调制解调算法的设计,通过对各种算法的调研,确定了最优算法,并使用Verilog语言完成了这些算法的编程。为保证程序的稳定性和可靠性,还使用Matlab和Modelsim对这些算法进行了仿真和验证。本论文主要完成了以下几部分工作:1.硬件平台的搭建:分析了功能需求,将硬件平台划分成了电源电路、FPGA及其配置电路、USB接口电路和天线及放大电路4个部分。完成了从器件选型、原理图设计、布局布线到焊接、调试的过程。在论文里对每个部分的原理图都有详细的介绍,对PCB的设计也做了简要的介绍。2.FPGA软件的设计:运用自顶向下的设计方法学设计了软件的构架,划分出了控制及通信部分、读应答器部分、写应答器部分和DBPL信号检测部分4个功能块,又向下设计并实现了完成这些功能的子模块,每一个功能块都给出了实现的步骤和流程。3.数字滤波器的研究:调研了不同类型的数字滤波器的优缺点和各种实现结构的优劣。通过设计滤出FSK信号的两个载频的ⅡR滤波器来详细说明了数字滤波器的设计流程。4.算法的研究:调研了 FSK解调算法、OOK调制算法和DBPL的解调译码算法。本文对各个算法进行推导说明,还给出了实现算法的步骤和流程。本论文设计了一个便携式的应答器读写工具,该工具已经在实际中得到了运用。