忆阻器具有面积小、功耗低、可扩展性强等优点,其开关特性又使其具有逻辑功能;CMOS具有高可靠性、易控制性、便于工业大规模生产等优点。忆阻器和CMOS具有良好的兼容性,结合二者优势的CMOS忆阻器混合设计,在存储、逻辑运算和神经网络等方面具有非常广阔的应用前景,将为突破微电子发展瓶颈注入新的活力。为丰富忆阻器逻辑设计功能,并进一步降低集成电路的面积,本文提出CMOS忆阻器混合逻辑门设计,这些新型逻辑门具有面积小、结构简单、能够级联等优点。将此类新型逻辑门应用于数字电路设计过程中,验证了设计的有效性。首先,本文设计实现了多输入与门、与非门、或门、或非门等新型基本逻辑门。新型结构中,MOS管的使用数量显著减小。本文分析出在多输入基本逻辑门中,忆阻器的阻态切换存在极限情况,并以此计算出忆阻器正确切换所须满足的条件,为使用忆阻器设计逻辑门提供了有效的设计参考。在此基础上,本文给出了逻辑门输入端口数目的设计约束条件:受输入电压、忆阻器的属性参数共同限制。在LTspice软件平台上进行了仿真验证,实验结果证明新型逻辑门功能正确。其次,本文设计实现了同或、异或、与或非(AOI)系列、或与非(OAI)系列等新型复合逻辑门。本文通过实验和推理,归纳出了新型复合逻辑门的设计准则,为忆阻器用于设计复合逻辑门提供了合理的遵循条件。设计过程中优化了设计结构,充分发掘忆阻器的逻辑功能,使得结构中MOS管的使用数量减少显著。同时精心设计仿真实验,使仿真结果更清晰简洁,并更具有针对性,实验结果验证了新型复合逻辑门具有正确的逻辑功能,并且各项性能良好。然后,将新型逻辑门的面积参数添加到开源的45nm标准工艺库中,使用Design Compiler(DC)工具进行逻辑综合,进而来评估新型逻辑门在减小组合逻辑电路面积方面的潜力。针对ISCAS85和ISCAS89全扫描版中较大的电路,逻辑综合结果显示,相比于使用传统的CMOS设计,使用新型逻辑门能够显著减小电路的面积,平均减小了 28.97%。最后,本文使用CMOS忆阻器混合设计实现了新型D触发器。针对ISCAS89系列中较大的电路,DC逻辑综合实验结果显示,使用本文设计的新型逻辑门和D触发器能够显著减小时序电路的面积,平均减小了 24.67%。