随着信息流量需求的不断增大,传统的并行接口技术阻碍了数据传输速率的进一步提高。串行通信技术以其高通信速率、强抗干扰能力以及低廉的通信成本正在慢慢取代并行通信技术,成为高速I/O接口的主流技术。8b/10b SerDes系统作为串行通信系统中的一种构架,由于提供足够的转换信息,并保证直流平衡而被广泛的应用于光纤通信、局域网以及广域网中。SerDes接收机由模拟部分和数字部分组成。其中模拟部分是接收机系统中速率最高、电路最复杂的部分,主要由时钟数据恢复电路CDR (Clock and Data Recovery)和分接电路DEMUX (Demultiplexer)组成。前者负责从接收到的高速串行数据中恢复同步时钟,并对接收的数据进行判决恢复数据,后者则将恢复的数据分接成10路低速并行数据。其中的DEMUX技术无论在其它单路串行或是多路并行数字通信中,都是不可缺少的。随着可实现电路的工作速率的提高以及绿色环保意识的加强,在高速率的同时降低功耗是现今集成电路研究的一个重要方向。本文主要进行了三个方面的研究和设计：一、研究和设计用于SerDes系统接收机的CDR电路,首先介绍了CDR的基本原理与结构,着重介绍了基于锁相环PLL (Phase Locked Loop)型CDR的设计方法,详细讨论了各相关模块,包括鉴相器PD (Phase Detector),鉴频器FD(Frequency Detector),电压/电流Ⅴ/Ⅰ (Voltage-to-Current)转换器及压控振荡器VCO(Voltage-Controlled Oscillator)等。在对影响CDR速率的主要功能模块PD和FD的深入研究基础上,提出了一种新型半速率的数据采样时钟型PFD (Phase/frequency Detector)结构,可极大提高CDR的工作速率。最后研究PLL型CDR的行为级模型,用MATLAB Simulink软件对CDR各个模块进行建模,进行行为级仿真,得到最优的环路参数,为其晶体管级设计的电路参数选取提供依据；二、研究和设计高速低功耗DEMUX电路,研究了不同结构DEMUX的功耗和高速DEMUX的低功耗设计方法,同时还研究用于DEMUX的低功耗高速5分频和2分频电路的设计；三、对SerDes接收机模拟部分系统进行了集成,研究芯片间接口、时序的相互影响以及干扰等问题的解决方法。在上述理论和设计方法研究的基础上,采用0.18μmCMOS工艺进行了一系列芯片设计。设计了一个基于PLL半速率的12.5Gb/s CDR电路和1:2 DEMUX,该电路包括Bang-Bang型PFD、四级环形VCO、Ⅴ/Ⅰ转换器、环路滤波器LF (Loop Filter)、1:2 DEMUX等模块。最终的芯片测试结果显示： VCO中心频率在6.25GHz时,调谐范围约为1GHz；输入12Gb/s伪随机数据时,得到6GHz时钟的峰峰抖动为9.12ps,均方根(RMS)抖动为1.9ps；整个系统工作性能良好,二分接器输出数据眼图清晰,电路核心模块功耗为150mW,整体芯片面积0.476×0.538mm2。设计了一个12.5Gb/s 1:10 DEMUX,该电路包括一个高速1:2DEMUX、两个低速的串型1:5 DEMUX和5分频器等,其中高速的1:2DEMUX中的锁存器采用电流模逻辑CML (Current Mode Logic)结构,其余的触发器均采用扩展单相时钟E-TSPC (Extended True Single Phase Clock)结构,在5分频器设计中,将门电路嵌入触发器内以提高分频器的工作速度。芯片测试结果表明：输入为12Gb/s伪随机的序列以及6GHz时钟时,分接正确,眼图清晰,输出摆幅324mV,核心功耗144.1mW,整体芯片面积0.64x0.57 mm2。对12.5Gb/s SerDes接收机模拟部分系统进行了芯片集成,因各个模块均单独流片测试过,需要对模块与模块间的接口进行仔细设计。芯片测试结果表明：输入为12Gb/s伪随机的序列时,10分接输出眼图清晰且张开度大,核心功耗为426.6mW,整体芯片面积0.758x0.645mm2。设计了一个全CMOS逻辑低功耗lOGb/s 1:4DEMUX,整个系统采用半速率树型结构,由1：2分接单元、2分频单元以及缓冲构成,其中锁存器单元均采用动态CMOS逻辑电路,缓冲由传输门和反相器实现。芯片测试结果表明：芯片在输入数据速率为10Gb/s伪随机的序列时,工作性能良好,输出信号的摆幅为400mV,芯片整体功耗为48.6mW,芯片面积为0.475x0.475mm2。设计了一个多相位低功耗20Gb/s1:4DEMUX,采用多相位的结构避开了树型结构中最难设计且功耗最大的高速20Gb/s 1:2 DEMUX,只保留可用CMOS逻辑设计的两个低速的1：2DEMUX。这样在保证1:4 DEMUX功能和性能的前提下,可最大限度地降低设计的难度以及电路的功耗。芯片测试结果表明：输入速率为20Gb/s伪随机的序列时,芯片工作性能良好,输出信号的摆幅为450mV,芯片整体功耗为86mW,芯片面积为0.475×0.475mm2。