随着国民经济的不断发展,我国列车运行速度也在不断的提高。为了保证列车高速运行的安全性,作为列车重要部分的弓网检测显得尤为重要。原始故障图像数据量巨大使得实时存储和传输变得困难。JPEG2000作为新一代静止图像压缩标准,广泛应用于多媒体、网络传输等领域。较之以前的JPEG在相同图像质量下具有更高的压缩比。本文主要研究设计了基于FPGA的小波提升变换模块,采用Altera公司的CycloneⅡ系列芯片。根据JPEG2000推荐无损小波提升算法,设计图像压缩系统的小波提升变换模块。本文首先介绍了开发硬件可编程逻辑门阵列FPGA及其开发语言Verilog,并介绍了FPGA的设计方法及开发流程；然后介绍了新一代图像压缩标准JPEG2000的相关知识；接着介绍了一维小波提升变换模块的设计,主要包括小波提升变换的基础知识和一维小波变换模块的具体设计方法；最后介绍了二维小波提升变换模块的设计,主要包括折叠式结构和串行流水线结构两种模块的设计,并通过仿真测试其功能正确性。本文对小波提升变换模块设计过程进行了详细的介绍,给出了具体的电路原理图。最后通过测试,验证了设计模块的正确性。为JPEG2000图像压缩系统提供了重要的模块设计。